第三章硬件層1

1、1第三章第三章系統(tǒng)硬件體系系統(tǒng)硬件體系 2作為整個嵌入式系統(tǒng)的物理基礎(chǔ)，硬件層系統(tǒng)的作為整個嵌入式系統(tǒng)的物理基礎(chǔ)，硬件層系統(tǒng)的地位不言而喻。本章詳細闡述嵌入式系統(tǒng)硬件構(gòu)成，地位不言而喻。本章詳細闡述嵌入式系統(tǒng)硬件構(gòu)成，包括其電路系統(tǒng)由什么組成、如何組成，尤其針對包括其電路系統(tǒng)由什么組成、如何組成，尤其針對嵌入式處理器、存儲器做了詳述。同時對于系統(tǒng)構(gòu)嵌入式處理器、存儲器做了詳述。同時對于系統(tǒng)構(gòu)成方式的基本問題做了系統(tǒng)的說明，包括時鐘、總成方式的基本問題做了系統(tǒng)的說明，包括時鐘、總線、能耗控制等。最后以嵌入式系統(tǒng)為背景，給出線、能耗控制等。最后以嵌入式系統(tǒng)為背景，給出了硬件體系的評價方法，以作為硬

2、件整體裁剪的標(biāo)了硬件體系的評價方法，以作為硬件整體裁剪的標(biāo)準(zhǔn)。準(zhǔn)。33.1 硬件體系框架硬件體系框架硬件層以信號信號為對象，完成各種信號之間的相互轉(zhuǎn)換。通常信號變換前后其承載的信息不變，因此，無論如何變換，信號之間總是存在某種函數(shù)對應(yīng)關(guān)系。嵌入式系統(tǒng)的硬件層結(jié)構(gòu)通常以嵌入式處理器嵌入式處理器為核心，以信號總線信號總線為骨干構(gòu)成。從嵌入式處理器向外考察，系統(tǒng)包括外圍電路和外設(shè)外圍電路和外設(shè)。根據(jù)各種單元電路的功能，嵌入式系統(tǒng)的硬件可劃分為微處理器、存儲器、輸入/輸出設(shè)備、通信和擴展接口等。微處理器：微處理器：作為系統(tǒng)核心，擔(dān)負著將各種電信號轉(zhuǎn)變?yōu)殡娦盘栟D(zhuǎn)變?yōu)榧拇嫫鲾?shù)據(jù)寄存器數(shù)據(jù)供上層系統(tǒng)操作的任

3、務(wù)，同時向上層系統(tǒng)提供基本的數(shù)據(jù)操作功能。存儲器：存儲器：用于保存系統(tǒng)的程序指令和運行過程中所須的寄存空間。輸入輸入/輸出設(shè)備和通信輸出設(shè)備和通信/擴展接口：擴展接口：實現(xiàn)系統(tǒng)與外界環(huán)境之間的信息交換。453.2 硬件系統(tǒng)元素硬件系統(tǒng)元素第一個問題：嵌入式系統(tǒng)硬件電路由什么構(gòu)成？第一個問題：嵌入式系統(tǒng)硬件電路由什么構(gòu)成？3.2.1 微處理器微處理器3.2.2存儲器存儲器3.2.3輸入輸出設(shè)備輸入輸出設(shè)備3.2.4通信與擴展接口通信與擴展接口63.2.1 微處理器和指令系統(tǒng)微處理器和指令系統(tǒng) 1.微處理器內(nèi)核的體系結(jié)構(gòu)微處理器內(nèi)核的體系結(jié)構(gòu)處理器干了什么？ 處理器將所有可操作的硬件資源全部以地址

4、空間的形式將所有可操作的硬件資源全部以地址空間的形式組織在一起組織在一起，上層系統(tǒng)（軟件）只看到統(tǒng)一的地址空間。可見處理器所作的第一件任務(wù)就是將這些硬件資源組織在一起，供軟件操作，這項工作即尋址。處理器的另一項任務(wù)當(dāng)然就是對數(shù)據(jù)進行轉(zhuǎn)移、對數(shù)據(jù)進行轉(zhuǎn)移、各種算術(shù)邏輯運算各種算術(shù)邏輯運算，決定這些操作的就是程序，或稱指令。78處理器內(nèi)核處理器內(nèi)核 有限狀態(tài)機模型：一個外部存儲設(shè)備，可隨機向右擴展有限狀態(tài)機模型：一個外部存儲設(shè)備，可隨機向右擴展的無限長符號帶，每個單元所存儲的符號定義為一定編碼。的無限長符號帶，每個單元所存儲的符號定義為一定編碼。一個有限狀態(tài)控制器通過讀一個有限狀態(tài)控制器通過讀/寫

5、頭和字符帶進行耦合。在任寫頭和字符帶進行耦合。在任意時刻，有限狀態(tài)控制器處于某個狀態(tài)，讀意時刻，有限狀態(tài)控制器處于某個狀態(tài)，讀/寫頭掃描字符寫頭掃描字符帶上一個單元，而后：帶上一個單元，而后： 根據(jù)該字符編碼改變控制器狀態(tài)；根據(jù)該字符編碼改變控制器狀態(tài)； 擦除剛掃描的單元并印上一個新的符號；擦除剛掃描的單元并印上一個新的符號； 讀讀/寫頭向右移位。寫頭向右移位。9 處理器是如何完成尋址和指令操作的？處理器是如何完成尋址和指令操作的？ 處理器的體系結(jié)構(gòu)：馮處理器的體系結(jié)構(gòu)：馮.諾依曼結(jié)構(gòu)、哈佛結(jié)構(gòu)諾依曼結(jié)構(gòu)、哈佛結(jié)構(gòu)10馮馮.諾依曼結(jié)構(gòu)諾依曼結(jié)構(gòu) 1945年，馮年，馮.諾依曼提出。諾依曼提出。

6、指令與數(shù)據(jù)使用同一存儲空間，經(jīng)由同一總線傳輸。指令與數(shù)據(jù)使用同一存儲空間，經(jīng)由同一總線傳輸。 馮馮.諾依曼結(jié)構(gòu)處理器具有以下幾個特點：諾依曼結(jié)構(gòu)處理器具有以下幾個特點： 必有一個存儲器；必有一個存儲器； 必有一個控制器；必有一個控制器； 必有一個運算器，用于完成算術(shù)運算和邏輯運算；必有一個運算器，用于完成算術(shù)運算和邏輯運算； 必有輸入和輸出設(shè)備，用于進行人機通信。必有輸入和輸出設(shè)備，用于進行人機通信。 馮馮.諾依曼的主要貢獻就是提出并實現(xiàn)了諾依曼的主要貢獻就是提出并實現(xiàn)了“存儲程序存儲程序”的概的概念念 指令與數(shù)據(jù)共享同一總線使得數(shù)據(jù)流的傳輸稱為限制計算指令與數(shù)據(jù)共享同一總線使得數(shù)據(jù)流的傳輸稱

7、為限制計算機性能的瓶頸，影響了數(shù)據(jù)處理速度的提高機性能的瓶頸，影響了數(shù)據(jù)處理速度的提高11哈佛結(jié)構(gòu)哈佛結(jié)構(gòu) 使用兩個獨立的存儲器（空間），分別存儲指令和數(shù)據(jù)，不允許指令和數(shù)據(jù)并存； 使用兩條獨立的總線分別操作兩個存儲空間兩個存儲空間。 指令和數(shù)據(jù)分別存放，保證了較高的可靠性。 由于程序執(zhí)行過程中獲取操作指令和操作數(shù)使用不同的總線，因此這兩項工作可以同時進行，即兩條或更多指令在執(zhí)行時間上相互重疊，前一條指令尚未執(zhí)行完成時，后一條指令已經(jīng)讀出準(zhǔn)備執(zhí)行，這就稱為流水線結(jié)構(gòu)流水線結(jié)構(gòu)。顯然，這種結(jié)構(gòu)可以提高系統(tǒng)運行速度。12馮氏結(jié)構(gòu)指令執(zhí)行哈佛氏結(jié)構(gòu)指令執(zhí)行13改進型哈佛結(jié)構(gòu)改進型哈佛結(jié)構(gòu) 使用兩個獨

8、立的存儲器模塊，分別存儲指令和數(shù)據(jù)，不使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理；允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理； 具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊（程序存儲模塊和數(shù)據(jù)公用地址總線訪問兩個存儲模塊（程序存儲模塊和數(shù)據(jù)存儲模塊），公用數(shù)據(jù)總線則被用來完成程序存儲模塊存儲模塊），公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與或數(shù)據(jù)存儲模塊與CPUCPU之間的數(shù)據(jù)傳輸；之間的數(shù)據(jù)傳輸； 兩條總線由程序存儲器和數(shù)據(jù)存儲器分時共用兩條總線由程序存儲器和數(shù)據(jù)存儲

9、器分時共用。 14哈佛哈佛Cache結(jié)構(gòu)結(jié)構(gòu)為了保證系統(tǒng)的兼容性，在一些馮為了保證系統(tǒng)的兼容性，在一些馮.諾依曼結(jié)構(gòu)的計算機上使用哈佛諾依曼結(jié)構(gòu)的計算機上使用哈佛結(jié)構(gòu)的處理器，則在哈佛結(jié)構(gòu)的處理上進行折衷，其對外（接編譯器、結(jié)構(gòu)的處理器，則在哈佛結(jié)構(gòu)的處理上進行折衷，其對外（接編譯器、存儲器）的總線仍采用同一總線結(jié)構(gòu)，而內(nèi)部則分別設(shè)置指令、數(shù)據(jù)存儲器）的總線仍采用同一總線結(jié)構(gòu)，而內(nèi)部則分別設(shè)置指令、數(shù)據(jù)兩個兩個Cache存儲器，在這一級別上實現(xiàn)指令、數(shù)據(jù)操作獨立。存儲器，在這一級別上實現(xiàn)指令、數(shù)據(jù)操作獨立。ARM920T結(jié)構(gòu)原理圖 152.嵌入式微處理器嵌入式微處理器 嵌入式處理器是指具備強的

10、中斷、嵌入式處理器是指具備強的中斷、I/O、內(nèi)存和能耗管理、內(nèi)存和能耗管理能力，具有定制多類體系架構(gòu)的特征，適當(dāng)計算處理性能能力，具有定制多類體系架構(gòu)的特征，適當(dāng)計算處理性能的微處理器。的微處理器。 嵌入式微處理器應(yīng)該具有以下特點：嵌入式微處理器應(yīng)該具有以下特點： 具有較強的實時多任務(wù)處理能力具有較強的實時多任務(wù)處理能力 具有較強的中斷處理能力具有較強的中斷處理能力 具有強大的存儲區(qū)保護功能具有強大的存儲區(qū)保護功能 采用可擴展的處理器結(jié)構(gòu)采用可擴展的處理器結(jié)構(gòu) 提供豐富的調(diào)試功能提供豐富的調(diào)試功能 具有低功耗特性具有低功耗特性 16 嵌入式微處理器的歷史嵌入式微處理器的歷史4位嵌入式微處理器位

11、嵌入式微處理器 Intel 4004 4個個PMOS LSI (大型集成電路大型集成電路 Large-Scale Integration) 2300個晶體管個晶體管 3mm4mm 16只針腳只針腳 主頻主頻108kHz 每秒每秒60000次的運算速度次的運算速度 46條基本指令條基本指令 德州儀器德州儀器 TMSl000 PMOS 1024字節(jié)的字節(jié)的ROM 64個個4位字組的位字組的RAM 一個一個4位的輸入接口位的輸入接口 19個輸出位個輸出位 只能處理內(nèi)部內(nèi)存中的程序代碼，無法外加外部內(nèi)存只能處理內(nèi)部內(nèi)存中的程序代碼，無法外加外部內(nèi)存 17 8位嵌入式微處理器位嵌入式微處理器Intel公

12、司公司 8080、MCS51 基于基于6微米技術(shù)微米技術(shù) 集成集成6000個晶體管個晶體管 60條指令條指令 時鐘頻率時鐘頻率2MHz、N-MOS工藝工藝 雙雙8位操作數(shù)加法運算器、位操作數(shù)加法運算器、50萬次萬次/s 16位地址總線和位地址總線和8位數(shù)據(jù)總線位數(shù)據(jù)總線 具備擴展尋址能力具備擴展尋址能力Motorola公司公司6800 NMOS電路技術(shù)電路技術(shù) 16位地址總線，位地址總線，8位數(shù)據(jù)總線位數(shù)據(jù)總線 運算的數(shù)據(jù)在主內(nèi)存運算的數(shù)據(jù)在主內(nèi)存 三個寄存器三個寄存器(16位索引寄存器，兩個位索引寄存器，兩個累加器累加器 )Zilog公司的公司的Z80 時鐘頻率時鐘頻率 2.5MHz 雙寄存

13、器、雙通道雙寄存器、雙通道 80條指令條指令 位測試、位設(shè)置、區(qū)塊移動、搜尋位測試、位設(shè)置、區(qū)塊移動、搜尋及特殊輸入輸出等指令及特殊輸入輸出等指令18 16位微處理器位微處理器 Intel8086 Motorola 6800019 頻率的變遷頻率的變遷 4004：108KHz（1971） 8080：2MHz（1974） 8086：4.77MHz（1978） 80286：20MHz（1982） 80486：50MHz（1989） ARM：400MHz（2000）集成度（晶體管）集成度（晶體管） 4004：2300 8080：6000 8086：29k 80386：275k20 ARM 產(chǎn)品系列產(chǎn)

14、品系列 ARM7，ARM9，ARM9E，ARM10，SecurCore，StrongARM，Xscale，DragonBall 特點：特點： 在每條數(shù)據(jù)處理指令當(dāng)中，都控制算術(shù)邏輯單元在每條數(shù)據(jù)處理指令當(dāng)中，都控制算術(shù)邏輯單元(ALU)和移位器，以使和移位器，以使ALU和移位器獲得最大的利用率；和移位器獲得最大的利用率； 自動遞增和自動遞減的尋址模式，優(yōu)化程序中的循環(huán)自動遞增和自動遞減的尋址模式，優(yōu)化程序中的循環(huán) 同時同時Load和和Store多條指令，以增加數(shù)據(jù)吞吐量多條指令，以增加數(shù)據(jù)吞吐量 所有指令都條件執(zhí)行，以增大執(zhí)行吞吐量所有指令都條件執(zhí)行，以增大執(zhí)行吞吐量 2132位以上嵌入式微處

15、理器代表性產(chǎn)品及出現(xiàn)年代圖位以上嵌入式微處理器代表性產(chǎn)品及出現(xiàn)年代圖 22 嵌入式微處理器的分類嵌入式微處理器的分類 一般用途型嵌入式微處理器一般用途型嵌入式微處理器 嵌入式微控制器嵌入式微控制器 嵌入式數(shù)字信號處理器嵌入式數(shù)字信號處理器 片上系統(tǒng)片上可編程系統(tǒng)片上系統(tǒng)片上可編程系統(tǒng)23 一般用途嵌入式微處理器一般用途嵌入式微處理器 即通用計算機上使用的微處理器，應(yīng)用中裝配在專門設(shè)即通用計算機上使用的微處理器，應(yīng)用中裝配在專門設(shè)計的電路板上，電路板上配有必要的外圍電路和一些專門的計的電路板上，電路板上配有必要的外圍電路和一些專門的接口電路。接口電路。例：例：Intel：8086/8088、80

16、268、80386、80486 Motorola：6800、68000 Zilog：Z8024 嵌入式微控制器嵌入式微控制器 即單片機，它以某種微處理器內(nèi)核為核心，芯片內(nèi)部集即單片機，它以某種微處理器內(nèi)核為核心，芯片內(nèi)部集成成ROM/EPROM、RAM、總線、總線邏輯、定時、總線、總線邏輯、定時/計數(shù)器、計數(shù)器、WatchDog、I/O、串行口、脈寬調(diào)制輸出、串行口、脈寬調(diào)制輸出、A/D、D/A、Flash RAM、EEPROM等必要的外圍電路和外設(shè)等必要的外圍電路和外設(shè) 。例：例：Intel：MCS51、MCS96/196 Philips：P51XA MOTOROLA：以：以Power PC

17、為基礎(chǔ)的為基礎(chǔ)的PPC50525 嵌入式嵌入式DSP處理器處理器 DSP時為完成實時數(shù)字信號處理任務(wù)而設(shè)計的一種特殊時為完成實時數(shù)字信號處理任務(wù)而設(shè)計的一種特殊用途處理器，對處理器的系統(tǒng)結(jié)構(gòu)和指令進行特殊設(shè)計，使用途處理器，對處理器的系統(tǒng)結(jié)構(gòu)和指令進行特殊設(shè)計，使其適合執(zhí)行其適合執(zhí)行DSO算法，并且編譯效率、指令執(zhí)行速度都能得算法，并且編譯效率、指令執(zhí)行速度都能得到大幅度的提高。適用于需要進行大量數(shù)學(xué)運算的應(yīng)用。到大幅度的提高。適用于需要進行大量數(shù)學(xué)運算的應(yīng)用。例：例：Intel：MCS296 Motorola：DSP56000 TI：MSP32026 嵌入式片上系統(tǒng)嵌入式片上系統(tǒng)SoC 利用

18、高集成度硅片，將從前多個集成電路實現(xiàn)的電路系利用高集成度硅片，將從前多個集成電路實現(xiàn)的電路系統(tǒng)封裝在一個晶片上。統(tǒng)封裝在一個晶片上。 SoC通常以某一處理器為核心，集成端口、定時器、以通常以某一處理器為核心，集成端口、定時器、以及及USB、IEEE1394、藍牙等接口模塊實現(xiàn)。可改變內(nèi)部工、藍牙等接口模塊實現(xiàn)?？筛淖儍?nèi)部工作電壓，降低芯片功耗，減少芯片對外引腳數(shù)，簡化制造過作電壓，降低芯片功耗，減少芯片對外引腳數(shù)，簡化制造過程，減少外圍驅(qū)動接口單元及電路板之間的信號傳遞，可加程，減少外圍驅(qū)動接口單元及電路板之間的信號傳遞，可加快微處理器速度，避免外部信號干擾。快微處理器速度，避免外部信號干擾。

19、 為了實現(xiàn)為了實現(xiàn)SoC設(shè)計，市場上以出現(xiàn)各種用于設(shè)計，市場上以出現(xiàn)各種用于SoC的功能的功能模塊，如微處理器、通信單元等。這些模塊具有相當(dāng)?shù)耐ㄓ媚K，如微處理器、通信單元等。這些模塊具有相當(dāng)?shù)耐ㄓ眯?，稱為性，稱為IP核。核。SoC設(shè)計者可以通過購買設(shè)計者可以通過購買IP核版權(quán)的方式使核版權(quán)的方式使用它們，以縮短用它們，以縮短SoC設(shè)計周期。設(shè)計周期。 通用型通用型SoC：ARM系列（系列（arm）、）、M-Core（Motorola） 專用型專用型SoC：Smart XA（Philips）（集成）（集成XA單片機核、單片機核、2048位復(fù)雜位復(fù)雜RSA算法模塊，用于算法模塊，用于Intern

20、et加密）加密）27 嵌入式片上可編程系統(tǒng)嵌入式片上可編程系統(tǒng)SoPC 同樣集成了多個功能模塊電路，核心是嵌入式軟核處理同樣集成了多個功能模塊電路，核心是嵌入式軟核處理器，通過將軟核處理器和其它多種應(yīng)用模塊集成在通用器，通過將軟核處理器和其它多種應(yīng)用模塊集成在通用FPGA/CPLD內(nèi)，實現(xiàn)一個完全可重置的嵌入式片上系統(tǒng)。內(nèi)，實現(xiàn)一個完全可重置的嵌入式片上系統(tǒng)。與與SoC不同的是其片上外圍電路可重新設(shè)計。不同的是其片上外圍電路可重新設(shè)計。例：例：Altera公司：公司：Nios系列系列 Xilinx公司：公司：MicroBlaze系列系列28 其它綜合類型：其它綜合類型：CISC/RISC +

21、DSP：前者負責(zé)控制、界面操：前者負責(zé)控制、界面操作等工作，后者復(fù)雜大運算量數(shù)據(jù)處理。作等工作，后者復(fù)雜大運算量數(shù)據(jù)處理。CPLD/FPGA + CISC/RISC：提高靈活性和：提高靈活性和適應(yīng)能力。適應(yīng)能力。29嵌入式微處理器的分類嵌入式微處理器的分類 優(yōu)點缺點嵌入式微處理器 功能強大。體積大、功耗高、成本高嵌入式微控制器 體積小、可靠性高。內(nèi)存資源有限，運算能力弱嵌入式數(shù)字信號處理器 編譯效率高、指令執(zhí)行速度快。嵌入式片上系統(tǒng) 體積小、簡化設(shè)計與工藝、速度快、免干擾。依賴于固定的ASIC開發(fā)周期長 片上可編程系統(tǒng) 可編程、基于CPLD/FPGA解決了SoC的問題。CISC/RISC +

22、DSP實現(xiàn)了資源的最優(yōu)配置，用最少的成本滿足應(yīng)用需求。CPLD/FPGA + CISC/RISC可在很大程度上提高系統(tǒng)的處理性能，超強的靈活性。303.指令系統(tǒng)指令系統(tǒng) （1）基礎(chǔ)知識）基礎(chǔ)知識 微指令、宏指令和機器指令微指令、宏指令和機器指令 微指令是微程序級的命令，它屬于硬件微指令是微程序級的命令，它屬于硬件 宏指令是由若干條機器指令組成的軟件指令，它屬宏指令是由若干條機器指令組成的軟件指令，它屬于軟件于軟件 機器指令則介于微指令與宏指令之間，通常簡稱為機器指令則介于微指令與宏指令之間，通常簡稱為指令，可完成一個獨立的算術(shù)運算或邏輯運算操作指令，可完成一個獨立的算術(shù)運算或邏輯運算操作 指令

23、系統(tǒng)指令系統(tǒng) 一種微處理器所能識別的全部指令的集合一種微處理器所能識別的全部指令的集合 數(shù)據(jù)傳送操作、加法操作、減法操作、邏輯與操作、數(shù)據(jù)傳送操作、加法操作、減法操作、邏輯與操作、邏輯或操作、左移操作、右移操作邏輯或操作、左移操作、右移操作 31指令系統(tǒng)的特性要求指令系統(tǒng)的特性要求 完備性完備性 用匯編語言編寫各種程序時，指令系統(tǒng)直接提供的指令足夠使用。用匯編語言編寫各種程序時，指令系統(tǒng)直接提供的指令足夠使用。完備性要求指令系統(tǒng)豐富、功能齊全、使用方便完備性要求指令系統(tǒng)豐富、功能齊全、使用方便 有效性有效性 利用該指令系統(tǒng)所編寫的程序能夠高效率地運行。高效率主要表利用該指令系統(tǒng)所編寫的程序能夠

24、高效率地運行。高效率主要表現(xiàn)在程序占據(jù)存儲空間小、執(zhí)行速度快?，F(xiàn)在程序占據(jù)存儲空間小、執(zhí)行速度快。 規(guī)整性規(guī)整性 包括指令系統(tǒng)的對稱性、勻齊性、指令格式和數(shù)據(jù)格式的一致性。包括指令系統(tǒng)的對稱性、勻齊性、指令格式和數(shù)據(jù)格式的一致性。 兼容性兼容性 至少要能做到至少要能做到“向上兼容向上兼容”。32 指令字的構(gòu)成指令字的構(gòu)成 表示一條指令的機器字稱為指令字，簡稱指令：表示一條指令的機器字稱為指令字，簡稱指令： | 操作碼字段操作碼字段 | 地址碼（操作數(shù)）字段地址碼（操作數(shù)）字段 | 操作數(shù)：操作數(shù)： 零地址指令：只有操作碼，無地址碼（操作數(shù)）；零地址指令：只有操作碼，無地址碼（操作數(shù)）； 一地址

25、指令：操作碼一地址指令：操作碼+一個地址碼（操作數(shù)）；一個地址碼（操作數(shù)）； 二地址指令：操作碼二地址指令：操作碼+兩個地址碼（操作數(shù)）；兩個地址碼（操作數(shù)）； 三地址指令：操作碼三地址指令：操作碼+三個地址碼（操作數(shù)）；三個地址碼（操作數(shù)）； 按操作數(shù)的物理位置：按操作數(shù)的物理位置： 存儲器存儲器型存儲器存儲器型 寄存器寄存器型寄存器寄存器型 存儲器寄存器型存儲器寄存器型 按指令字長度按指令字長度 等長指令字結(jié)構(gòu)等長指令字結(jié)構(gòu) 變長指令字結(jié)構(gòu)變長指令字結(jié)構(gòu) 33 尋址方式：處理器根據(jù)地址碼字段獲得操作數(shù)的方式。尋址方式：處理器根據(jù)地址碼字段獲得操作數(shù)的方式。 隱含尋址：尋址目標(biāo)隱含在指令當(dāng)中

26、，不必給出。隱含尋址：尋址目標(biāo)隱含在指令當(dāng)中，不必給出。 立即尋址：給出操作數(shù)（無地址立即數(shù)）立即尋址：給出操作數(shù)（無地址立即數(shù)） 直接尋址：給出存儲空間（內(nèi)存）地址直接尋址：給出存儲空間（內(nèi)存）地址 寄存器尋址：給出寄存器空間地址寄存器尋址：給出寄存器空間地址 寄存器間接尋址：操作數(shù)存于內(nèi)存中，其偏移地址存于指寄存器間接尋址：操作數(shù)存于內(nèi)存中，其偏移地址存于指令說明的寄存器中。令說明的寄存器中。 基址尋址：操作數(shù)存于內(nèi)存中，其偏移地址基址寄存器內(nèi)基址尋址：操作數(shù)存于內(nèi)存中，其偏移地址基址寄存器內(nèi)容加指令給出的偏移量。容加指令給出的偏移量。 寄存器相對尋址：操作數(shù)存于內(nèi)存中，其偏移地址是指令寄

27、存器相對尋址：操作數(shù)存于內(nèi)存中，其偏移地址是指令指定寄存器中內(nèi)容與指令中偏移量之和。指定寄存器中內(nèi)容與指令中偏移量之和。 變址尋址：操作數(shù)存于內(nèi)存中，其偏移地址是基址寄存器變址尋址：操作數(shù)存于內(nèi)存中，其偏移地址是基址寄存器內(nèi)容加指令給出的偏移量所指定的寄存器的內(nèi)容。內(nèi)容加指令給出的偏移量所指定的寄存器的內(nèi)容。 基址基址-變址尋址：操作數(shù)存于內(nèi)存中，其偏移地址是指令給變址尋址：操作數(shù)存于內(nèi)存中，其偏移地址是指令給出的基址寄存器、變址寄存器和偏移量之和所指定的寄存出的基址寄存器、變址寄存器和偏移量之和所指定的寄存器內(nèi)容。器內(nèi)容。34 指令集的風(fēng)格指令集的風(fēng)格 CISC RISC 超長指令字（超長指

28、令字（VLIW） 數(shù)據(jù)信號處理指令集（數(shù)據(jù)信號處理指令集（DSP） 專用指令集（專用指令集（ASIP）35 CISC 計算機早期出現(xiàn)；計算機早期出現(xiàn)； 指令豐富，代碼短小，控制復(fù)雜，執(zhí)行復(fù)雜；指令豐富，代碼短小，控制復(fù)雜，執(zhí)行復(fù)雜； 代碼效率較低代碼效率較低 RISC 指令條數(shù)和尋址方式較少；指令條數(shù)和尋址方式較少； 單一機器周期操作；單一機器周期操作； 存取操作限制：只有裝入、存數(shù)指令操作內(nèi)存，內(nèi)存訪問次數(shù)少，存取操作限制：只有裝入、存數(shù)指令操作內(nèi)存，內(nèi)存訪問次數(shù)少，帶寬要求較低，所有操作限制只針對寄存器。帶寬要求較低，所有操作限制只針對寄存器。 簡單固定的指令結(jié)構(gòu)；簡單固定的指令結(jié)構(gòu)； 指

29、令流水線，指令效率高；指令流水線，指令效率高； 高速度、高可靠性、低成本；高速度、高可靠性、低成本； 代碼長，對編譯器依賴程度高，工作寄存器數(shù)量要求多代碼長，對編譯器依賴程度高，工作寄存器數(shù)量要求多36 超長指令字（超長指令字（VLIW） 相當(dāng)長的指令字；相當(dāng)長的指令字； 多個獨立并行執(zhí)行部件；多個獨立并行執(zhí)行部件； 單一控制流，由一個全局控制器每個周期啟動一個長指令；單一控制流，由一個全局控制器每個周期啟動一個長指令； 含有大量的數(shù)據(jù)通路和功能部件，將多條可以同時發(fā)送的指令排含有大量的數(shù)據(jù)通路和功能部件，將多條可以同時發(fā)送的指令排在一條超長指令字中；在一條超長指令字中； 對編譯器技術(shù)水平依賴

30、程度高；對編譯器技術(shù)水平依賴程度高； 數(shù)據(jù)信號處理指令集（數(shù)據(jù)信號處理指令集（DSP） 采用改進的哈佛結(jié)構(gòu)采用改進的哈佛結(jié)構(gòu) 流水線操作流水線操作 采用專用的硬件乘法器采用專用的硬件乘法器 特殊的特殊的DSP指令指令 多機并行運行特性多機并行運行特性 電壓很低電壓很低 專用指令集（專用指令集（ASIP） 針對特定應(yīng)用設(shè)計專用指令集，再根據(jù)設(shè)計好的指令集優(yōu)化處理針對特定應(yīng)用設(shè)計專用指令集，再根據(jù)設(shè)計好的指令集優(yōu)化處理器的體系結(jié)構(gòu)，使體系結(jié)構(gòu)更適合專用指令的執(zhí)行，進一步提高器的體系結(jié)構(gòu)，使體系結(jié)構(gòu)更適合專用指令的執(zhí)行，進一步提高指令執(zhí)行效率。指令執(zhí)行效率。374.嵌入式處理器的片內(nèi)外設(shè)嵌入式處理器

31、的片內(nèi)外設(shè) IO端口：端口：8Bit/16Bit輸入輸出輸入輸出 定時器定時器/計數(shù)器：時鐘源，預(yù)分頻，溢出，計數(shù)模重載，計數(shù)器：時鐘源，預(yù)分頻，溢出，計數(shù)模重載，輸入信號捕捉，輸出比較輸入信號捕捉，輸出比較 中斷：中斷源，優(yōu)先級，中斷開放與關(guān)閉中斷：中斷源，優(yōu)先級，中斷開放與關(guān)閉 AD：通道選擇，轉(zhuǎn)換精度，單端：通道選擇，轉(zhuǎn)換精度，單端/雙端（差分）輸入，取雙端（差分）輸入，取樣（轉(zhuǎn)換）啟動觸發(fā)樣（轉(zhuǎn)換）啟動觸發(fā) DA：轉(zhuǎn)換精度，輸出啟動觸發(fā)：轉(zhuǎn)換精度，輸出啟動觸發(fā) UART（SCI）/CAN：通信協(xié)議設(shè)置：通信協(xié)議設(shè)置 端口擴展（端口擴展（I2C、SPI）：協(xié)議設(shè)置）：協(xié)議設(shè)置 其它：其它

32、：LCD控制、控制、DMA控制等控制等385.嵌入式處理器的存儲空間嵌入式處理器的存儲空間 CPU數(shù)據(jù)、指令暫存器數(shù)據(jù)、指令暫存器 特殊功能寄存器特殊功能寄存器 工作寄存器工作寄存器 通用數(shù)據(jù)寄存器通用數(shù)據(jù)寄存器 程序存儲器程序存儲器 數(shù)據(jù)存儲器數(shù)據(jù)存儲器 設(shè)備空間設(shè)備空間以以MCS51為例為例39 6.S3C2410簡介簡介 Samsung公司，公司，ARM公司公司ARM920T處理器核，處理器核，0.18um工藝制造，工藝制造，32位位微控制器。微控制器。 帶帶MMU的、獨立的的、獨立的16KB指令指令Cache和和16KB數(shù)據(jù)數(shù)據(jù)Cache； 1.8V內(nèi)核電源，內(nèi)核電源，3.3VI/O電

33、壓，兼容電壓，兼容1.8、2.5、3.3V內(nèi)存電壓；內(nèi)存電壓； PLL時鐘時鐘發(fā)生，最高可運行在發(fā)生，最高可運行在203MHz。 內(nèi)含內(nèi)含SDRAM控制器、控制器、NAND閃存控閃存控制器；支持制器；支持TFT的的LCD控制器；控制器； Touch Screen接口；接口； RTC實時時鐘芯片；實時時鐘芯片； 3路路UART；4路路DMA；4路帶路帶PWM的的Timer；117個個GPIO；8路路10位位ADC；IIC-BUS接口；接口；IIS-BUS接口；接口；2個個USB主機；主機；1個個USB設(shè)備；設(shè)備； SD，MMC，Smart Media等存儲卡接口；等存儲卡接口；2路路SPI； 2

34、4個外部中斷個外部中斷 支持從支持從SmartMedia （Nand Flash）中啟）中啟動系統(tǒng)動系統(tǒng) 40 S3C2410存儲空間存儲空間馮結(jié)構(gòu)：程序、馮結(jié)構(gòu)：程序、數(shù)據(jù)統(tǒng)一空間；數(shù)據(jù)統(tǒng)一空間；程序、數(shù)據(jù)空間：程序、數(shù)據(jù)空間：1GB，0 x0000_00000 x4000_0000共共27位地址位地址+8位位CS；自動引導(dǎo)程序空自動引導(dǎo)程序空間：間：4KSFR：348K 0 x4800_00000 x6000_000041 272條引腳條引腳42 中斷中斷入口地址入口地址 異常中斷類型異常中斷類型 進入時處理器模式進入時處理器模式0 x00000000 Reset Supervisor 0

35、 x00000004 Undefined instruction Undefined 0 x00000008 Software Interrupt Supervisor 0 x0000000C Abort (prefetch) Abort 0 x00000010 Abort (data) Abort 0 x00000014 Reserved Reserved 0 x00000018 IRQ IRQ 0 x0000001C FIQ FIQ 最高優(yōu)先級最高優(yōu)先級 1.復(fù)位復(fù)位2.數(shù)據(jù)數(shù)據(jù) abort 3. FIQ 4. IRQ 5. 預(yù)取指預(yù)取指 abort 6.未定義指令，軟件中斷未定義指令，軟

36、件中斷最低優(yōu)先級最低優(yōu)先級 433.2.2 存儲器存儲器 揮發(fā)性：運行期間保存的各種變量揮發(fā)性：運行期間保存的各種變量 非揮發(fā)性：程序，掉電后仍需保存的數(shù)據(jù)非揮發(fā)性：程序，掉電后仍需保存的數(shù)據(jù)441.揮發(fā)性存儲揮發(fā)性存儲 隨機存儲器（隨機存儲器（RAM） DRAM SRAM 45 地址譯碼：行、列雙譯碼結(jié)構(gòu)，字數(shù)地址譯碼：行、列雙譯碼結(jié)構(gòu)，字數(shù) 存儲單元：字長存儲單元：字長 存儲器容量字數(shù)存儲器容量字數(shù)字長字長 例：例：32列列32列列 =210 =1024個存儲單元個存儲單元DRAM 晶體管電容，需要刷新晶體管電容，需要刷新 效率低，簡單，集成度高效率低，簡單，集成度高SRAM 6個個MOS

37、管，不需要刷新管，不需要刷新 速度快，功耗高，集成度低速度快，功耗高，集成度低 用于用于Cache462.非揮發(fā)性存儲非揮發(fā)性存儲 要求：可靠性高、體積小、重量輕、容量大要求：可靠性高、體積小、重量輕、容量大 常見的非揮發(fā)性存儲：常見的非揮發(fā)性存儲：ROM、Flash、微硬盤、微硬盤47 只讀存儲器（只讀存儲器（ROM） ROM：二極管、三極管、場效應(yīng)管存儲：二極管、三極管、場效應(yīng)管存儲 PROM：熔絲存儲：熔絲存儲 EPROM：浮柵管存儲：浮柵管存儲 EEPROM：隧道疊柵管存儲：隧道疊柵管存儲48 FLASH存儲器：隧道疊柵管存儲器：隧道疊柵管 寫入過程寫入過程 控制柵加高壓、漏極接地控制

38、柵加高壓、漏極接地 “溝道熱電子注入溝道熱電子注入” 擦除過程擦除過程 控制柵接地，源極高壓控制柵接地，源極高壓 FowlerNordheim隧道效應(yīng)隧道效應(yīng) 源極連接在一起源極連接在一起 49NOR（或非結(jié)構(gòu)柵格）和（或非結(jié)構(gòu)柵格）和NAND （與非結(jié)構(gòu)柵格）（與非結(jié)構(gòu)柵格）NORNAND存儲容量 1Mb128Mb8Mb2Gb擦除塊大小 64kb256kb 16kb128kb，每塊被分為若干個512字節(jié)的頁面，每頁面含有16字節(jié)附加存儲區(qū) 寫入方式 按字節(jié)隨機寫入 以頁面為單位寫入讀取方式按字節(jié)隨機讀取按字節(jié)隨機讀取或頁面讀取讀取速度快慢寫入速度慢快擦除時間25s/塊2ms5ms/塊壞塊比例

39、 低高，需要EDC/ECC算法解決位交換問題輔助軟件無需要程序驅(qū)動50 微硬盤：磁性材料存儲微硬盤：磁性材料存儲 主要尺寸：主要尺寸：1.8英寸，英寸，1英寸和英寸和0.85英寸英寸 包含磁性材料、精密機械、微動力馬達、光電材料、包含磁性材料、精密機械、微動力馬達、光電材料、芯片封裝、電子模組加工等專業(yè)技術(shù)芯片封裝、電子模組加工等專業(yè)技術(shù) 主流容量：主流容量：14GB，更大容量的產(chǎn)品（例如，更大容量的產(chǎn)品（例如15GB和和60GB）也已出現(xiàn)）也已出現(xiàn) 轉(zhuǎn)速：轉(zhuǎn)速：36004200 rpm 數(shù)據(jù)緩存：數(shù)據(jù)緩存：128 KB 優(yōu)缺點：優(yōu)缺點： 容量大而價格低容量大而價格低 抗震性不好，發(fā)熱量、耗電

40、量較大抗震性不好，發(fā)熱量、耗電量較大 ，易受磁、靜電干擾，易受磁、靜電干擾51523.硬件最小系統(tǒng)硬件最小系統(tǒng) 1. S3C2440A工業(yè)級低功耗處理器，工業(yè)級低功耗處理器，400MHz 2. SDRAM 64M 3. NAND FLASH 64M 4. 內(nèi)核電壓由核心板上提供，外圍只要提供內(nèi)核電壓由核心板上提供，外圍只要提供3.3V即可。即可。 5. 144PIN金手指接口引出來所有的地址線和數(shù)據(jù)線。金手指接口引出來所有的地址線和數(shù)據(jù)線。53S3C2410核心板原理圖核心板原理圖金手指接插件部分54S3C2410芯片，總線部分55S3C2410芯片，各類接口部分56存儲器57電源583.2.

41、3 輸入輸出設(shè)備輸入輸出設(shè)備1.輸入設(shè)備輸入設(shè)備 接收外界環(huán)境的各種信息（信號）。接收外界環(huán)境的各種信息（信號）。 各種操作輸入各種操作輸入 各種傳感器等環(huán)境檢測信號輸入各種傳感器等環(huán)境檢測信號輸入 各種電氣、電磁場環(huán)境干擾輸入各種電氣、電磁場環(huán)境干擾輸入59 操作界面輸入操作界面輸入 機械式輸入設(shè)備機械式輸入設(shè)備 開關(guān)、按鍵、鍵盤開關(guān)、按鍵、鍵盤 查詢法、定時掃描法和中斷法查詢法、定時掃描法和中斷法 掃描法和行反轉(zhuǎn)法掃描法和行反轉(zhuǎn)法 鍵盤識別問題鍵盤識別問題 硬件實現(xiàn)：編碼鍵盤硬件實現(xiàn)：編碼鍵盤 軟件實現(xiàn)：未編碼鍵盤軟件實現(xiàn)：未編碼鍵盤 信號去抖信號去抖 抖動時間一般為抖動時間一般為510m

42、s之間之間 采用設(shè)置延遲以等待抖動的消失采用設(shè)置延遲以等待抖動的消失 重鍵重鍵60 觸控式輸入設(shè)備觸控式輸入設(shè)備觸摸屏觸摸屏 電容式、紅外線式、進場感應(yīng)式、電阻式電容式、紅外線式、進場感應(yīng)式、電阻式電阻式電容式紅外式表面聲波式優(yōu)點不怕灰塵和水汽，可用任何物體觸摸，可用于寫字畫畫透光率和清晰度較好不受電流、電壓和靜電干擾，適宜惡劣的環(huán)境條件清晰度高，透光率分辨率好，反應(yīng)靈敏，抗劃傷。不受溫度、濕度等因素影響、無漂移，只需一次校正，壽命長缺點觸摸屏易劃傷而導(dǎo)致報廢反光嚴重，透光率不均勻，存在色彩失真的問題，圖像字符模糊怕受污染、破壞性使用，維護繁雜，穩(wěn)定性和分辨率有待提高需要經(jīng)常維護，須嚴格注意環(huán)

43、境衛(wèi)生，須經(jīng)常擦拭屏的表面以保持屏面光潔61 聲光式輸入設(shè)備聲光式輸入設(shè)備 聲控設(shè)備聲控設(shè)備 光控設(shè)備光控設(shè)備傳感器輸入傳感器輸入 信號源式傳感器：信號放大、變換電路，隔離電路信號源式傳感器：信號放大、變換電路，隔離電路 變阻抗式傳感器：標(biāo)準(zhǔn)激勵電路，信號放大、變換電路，變阻抗式傳感器：標(biāo)準(zhǔn)激勵電路，信號放大、變換電路，隔離電路隔離電路干擾輸入干擾輸入 傳導(dǎo)騷擾傳導(dǎo)騷擾 輻射騷擾輻射騷擾622.輸出設(shè)備輸出設(shè)備 對外界環(huán)境的各種信息（信號）產(chǎn)生影響。對外界環(huán)境的各種信息（信號）產(chǎn)生影響。 操作信息的輸出操作信息的輸出 向應(yīng)用現(xiàn)場的控制輸出向應(yīng)用現(xiàn)場的控制輸出 干擾輸出干擾輸出63 操作信息的輸

44、出設(shè)備操作信息的輸出設(shè)備 顯示器、打印機、繪圖儀、液晶顯示器等顯示器、打印機、繪圖儀、液晶顯示器等 LCD顯示器顯示器 原理：內(nèi)部結(jié)構(gòu)產(chǎn)生扭曲改變光線的路徑原理：內(nèi)部結(jié)構(gòu)產(chǎn)生扭曲改變光線的路徑 主動式主動式LCD 控制電壓元件在液晶單元內(nèi)控制電壓元件在液晶單元內(nèi) 鮮艷的色彩鮮艷的色彩 較好的動態(tài)影像較好的動態(tài)影像 被動式被動式LCD 控制電壓元件在面板的四周控制電壓元件在面板的四周 反應(yīng)時間較慢反應(yīng)時間較慢 光線輸出量較少光線輸出量較少 可視角度較窄可視角度較窄 64 向應(yīng)用現(xiàn)場的控制輸出設(shè)備向應(yīng)用現(xiàn)場的控制輸出設(shè)備 電機、電磁鐵、電解極板電機、電磁鐵、電解極板 功率驅(qū)動功率驅(qū)動 隔離隔離干擾

45、輸出干擾輸出 輻射騷擾輻射騷擾 傳導(dǎo)騷擾傳導(dǎo)騷擾653.2.4 通信與擴展接口通信與擴展接口 有線接口有線接口 RS232、USB、IEEE1394、RJ45 電位匹配電位匹配 信號傳遞受阻信號傳遞受阻 驅(qū)動電位驅(qū)動電位 無線接口無線接口 紅外線接口、藍牙接口紅外線接口、藍牙接口 主板和外設(shè)之間存在的問題主板和外設(shè)之間存在的問題 工作速度工作速度 數(shù)據(jù)格式數(shù)據(jù)格式 電壓等級電壓等級661.RS232/RS422/RS485RS-232： 全雙工串行通信總線標(biāo)準(zhǔn)。廣泛應(yīng)用于通用計算機與外全雙工串行通信總線標(biāo)準(zhǔn)。廣泛應(yīng)用于通用計算機與外設(shè)間數(shù)據(jù)通信，特別是調(diào)制解調(diào)器。設(shè)間數(shù)據(jù)通信，特別是調(diào)制解調(diào)器

46、。 工業(yè)控制中常用工業(yè)控制中常用RXD、TXD、GND三線構(gòu)成簡單數(shù)據(jù)通三線構(gòu)成簡單數(shù)據(jù)通信系統(tǒng)。采用屏蔽電纜，最高通信速率信系統(tǒng)。采用屏蔽電纜，最高通信速率20kbps，使用信號，使用信號增強器后通信距離可達增強器后通信距離可達1000m。67 RS-422 一主多從準(zhǔn)全雙工串行通信，差分平衡傳輸，定義兩對一主多從準(zhǔn)全雙工串行通信，差分平衡傳輸，定義兩對信號線：主講、從講。信號線：主講、從講。+線高于線高于-線線200mV表示邏輯表示邏輯1，反之，反之表示邏輯表示邏輯0。采用平衡雙絞線，最大傳輸距離。采用平衡雙絞線，最大傳輸距離1200m，最高，最高速率速率100kbps。傳輸距離。傳輸距離

47、100m時，最高速率可達時，最高速率可達1Mbps。網(wǎng)絡(luò)最多可接入網(wǎng)絡(luò)最多可接入128節(jié)點。節(jié)點。RS-485 RS-422精簡版，半雙工串行通信，只定義一對信號線。精簡版，半雙工串行通信，只定義一對信號線。網(wǎng)絡(luò)靈活，可構(gòu)成一主多從，也可構(gòu)成令牌環(huán)等形式。網(wǎng)絡(luò)靈活，可構(gòu)成一主多從，也可構(gòu)成令牌環(huán)等形式。682.USB（通用串行總線）接口（通用串行總線）接口 一主一從半雙工串行通信：一主一從半雙工串行通信：USB主控器主控器USB設(shè)備。設(shè)備。 總線定義：總線定義：VBUS、GND、D+、D-。 USB1.1傳輸模式：全速傳輸模式：全速12Mb/s、低速、低速1.5Mb/s USB2.0傳輸模式：

48、傳輸模式：480Mb/s 動態(tài)插拔：主控器動態(tài)插拔：主控器D+、D-線接有下拉電阻，設(shè)備線接有下拉電阻，設(shè)備D+（全（全速）或速）或D-（低速）接有上拉電阻，設(shè)備接入前主控器（低速）接有上拉電阻，設(shè)備接入前主控器D+、D-接地，接入設(shè)備后上下拉電阻分壓使接地，接入設(shè)備后上下拉電阻分壓使D+或或D-電壓升高，電壓升高，主控器即可檢測到設(shè)備接入。主控器即可檢測到設(shè)備接入。69 動態(tài)配置動態(tài)配置 動態(tài)插拔動態(tài)插拔 地址動態(tài)分配地址動態(tài)分配 動態(tài)驅(qū)動配置動態(tài)驅(qū)動配置 四種數(shù)據(jù)傳送模式：控制傳輸、中斷傳輸、同步傳輸、批量傳輸；四種數(shù)據(jù)傳送模式：控制傳輸、中斷傳輸、同步傳輸、批量傳輸； 動態(tài)電源管理動態(tài)電

49、源管理 主從結(jié)構(gòu)的請求處理方式主從結(jié)構(gòu)的請求處理方式 請求錯誤請求錯誤特點特點 通用接口通用接口 即插即用與熱插拔即插即用與熱插拔 靈活供電靈活供電 多種傳輸模式多種傳輸模式 通信速度快通信速度快 數(shù)據(jù)傳送可靠數(shù)據(jù)傳送可靠 低成本低成本 703.IEEE1394接口接口 串行總線串行總線 三種傳輸速率：三種傳輸速率： 98.304 Mbps S100 196.608 Mbps S200 392.216 Mbps S400 長度長度4.5m 可擴展、最多可連接可擴展、最多可連接63個不同個不同的設(shè)備的設(shè)備 對等網(wǎng)絡(luò)、無主控對等網(wǎng)絡(luò)、無主控 熱插拔熱插拔 即插即用即插即用 異步數(shù)據(jù)傳輸異步數(shù)據(jù)傳輸

50、 可中斷可中斷 同步數(shù)據(jù)傳輸同步數(shù)據(jù)傳輸 高速連續(xù)傳輸高速連續(xù)傳輸714.紅外線接口紅外線接口 波長：波長： 微波：數(shù)毫米數(shù)米，用于長距離通訊微波：數(shù)毫米數(shù)米，用于長距離通訊 紅外線：紅外線：750nm1mm，室內(nèi)通訊，室內(nèi)通訊 可見光：可見光：400760nm 模塊組成：模塊組成： 紅外線發(fā)光二極管紅外線發(fā)光二極管 硅晶硅晶PIN光檢二極管光檢二極管 控制電路控制電路 傳輸速率：傳輸速率：9600bps115.2kbps725.藍牙接口藍牙接口 模塊組成模塊組成 無線傳輸收發(fā)單元無線傳輸收發(fā)單元 基頻處理單元基頻處理單元 數(shù)據(jù)傳輸接口數(shù)據(jù)傳輸接口 通信頻率：通信頻率：ISM頻段頻段2.402

51、GHz2.480GHz 通訊帶寬：通訊帶寬： 藍牙藍牙1.0 1Mbps 藍牙藍牙2.0 10Mbps 距離：距離：10M 異步非對稱連接異步非對稱連接 異步信道速率：非對稱連接異步信道速率：非對稱連接723.2kbits&57.6kbits 對稱連接：對稱連接：433.9kbits(全雙工模式全雙工模式)； 同步信道速率：同步信道速率：64kbits(3個全雙工信道個全雙工信道)； 信道間隔：信道間隔：1MHz 信道數(shù)：信道數(shù)：79 736.測試接口測試接口JTAG 測試、調(diào)試：測試、調(diào)試：CPU時鐘正常，即可通過時鐘正常，即可通過JTAG訪問訪問CPU內(nèi)內(nèi)的寄存器和掛在上面的設(shè)備。

52、的寄存器和掛在上面的設(shè)備。 標(biāo)準(zhǔn)標(biāo)準(zhǔn)JTAG： TMS選擇選擇 TCK時鐘時鐘 TDI數(shù)據(jù)輸入數(shù)據(jù)輸入 TDO數(shù)據(jù)輸出數(shù)據(jù)輸出 TRST測試復(fù)位（可選）測試復(fù)位（可選）743.3 系統(tǒng)設(shè)計要素系統(tǒng)設(shè)計要素第二個問題：嵌入式系統(tǒng)硬件電路是怎樣組織在一起的？第二個問題：嵌入式系統(tǒng)硬件電路是怎樣組織在一起的？753.3.1 時鐘與總線時鐘與總線1.時鐘與鎖相環(huán)時鐘與鎖相環(huán) 時鐘：約束嵌入式系統(tǒng)所有部件協(xié)調(diào)一直的工作。時鐘：約束嵌入式系統(tǒng)所有部件協(xié)調(diào)一直的工作。 為了實現(xiàn)：為了實現(xiàn)： 穩(wěn)定可靠的時鐘信號，頻率穩(wěn)定，幅值穩(wěn)定穩(wěn)定可靠的時鐘信號，頻率穩(wěn)定，幅值穩(wěn)定 不同的部件鎖須時鐘頻率不同。不同的部件鎖

53、須時鐘頻率不同。 利用頻率合成技術(shù)根據(jù)一個穩(wěn)定可靠的基準(zhǔn)時鐘產(chǎn)生多個利用頻率合成技術(shù)根據(jù)一個穩(wěn)定可靠的基準(zhǔn)時鐘產(chǎn)生多個不同的時鐘信號。不同的時鐘信號。 頻率合成技術(shù)：對一個或多個原始頻率進行頻率的加、減、倍乘頻率合成技術(shù)：對一個或多個原始頻率進行頻率的加、減、倍乘等運算，產(chǎn)生其它的頻率。等運算，產(chǎn)生其它的頻率。 穩(wěn)定可靠的基準(zhǔn)時鐘：頻率較低的晶體振蕩器穩(wěn)定可靠的基準(zhǔn)時鐘：頻率較低的晶體振蕩器 頻率運算：混頻、倍頻、分頻頻率運算：混頻、倍頻、分頻 穩(wěn)定的輸出：鎖相環(huán)穩(wěn)定的輸出：鎖相環(huán) 頻率合成系統(tǒng)：直接頻率合成，間接頻率合成，數(shù)字直接頻率合成系統(tǒng)：直接頻率合成，間接頻率合成，數(shù)字直接頻率合成。頻

54、率合成。762.嵌入式系統(tǒng)總線技術(shù)嵌入式系統(tǒng)總線技術(shù) 特性：機械特性、電氣特性、功能特性及時間特性特性：機械特性、電氣特性、功能特性及時間特性 指標(biāo)：總線寬度、總線傳輸率、時鐘同步指標(biāo)：總線寬度、總線傳輸率、時鐘同步/異步、負載能異步、負載能力、總線控制方式力、總線控制方式 分類：并行總線分類：并行總線 / 串行總線，內(nèi)總線串行總線，內(nèi)總線 / 外總線外總線 組成：數(shù)據(jù)總線、地址總線和控制總線組成：數(shù)據(jù)總線、地址總線和控制總線 組織方式：組織方式： 單總線：將所有模塊都連接到單一總線上單總線：將所有模塊都連接到單一總線上 多總線：系統(tǒng)中包含了多種不同類型的總線系統(tǒng)，為計算機系統(tǒng)多總線：系統(tǒng)中包

55、含了多種不同類型的總線系統(tǒng)，為計算機系統(tǒng)中不同分級上的器件和設(shè)備提供各種性能不同的通信通道。中不同分級上的器件和設(shè)備提供各種性能不同的通信通道。 常見總線常見總線 ISA/EISA/PCI總線總線 AMBA總線總線 Avalon總線總線 77PCI總線總線 并行內(nèi)總線系統(tǒng)并行內(nèi)總線系統(tǒng) 支持支持64位數(shù)據(jù)傳送位數(shù)據(jù)傳送 數(shù)據(jù)傳輸率最高可達數(shù)據(jù)傳輸率最高可達132MB/s PCI總線是外圍設(shè)備與總線是外圍設(shè)備與CPU之間的中間層，通過主存控制之間的中間層，通過主存控制器器/橋與系統(tǒng)總線相連橋與系統(tǒng)總線相連 PCI總線采用多層結(jié)構(gòu)與外圍設(shè)備相連接：總線采用多層結(jié)構(gòu)與外圍設(shè)備相連接：PCI總線上可總

56、線上可帶高速外圍設(shè)備，另外通過擴展總線橋與擴展總線連接，帶高速外圍設(shè)備，另外通過擴展總線橋與擴展總線連接，從而與從而與ISA、EISA等總線兼容等總線兼容 PCI的基本總線傳送是突發(fā)傳送，一個突發(fā)傳送由一個地的基本總線傳送是突發(fā)傳送，一個突發(fā)傳送由一個地址段和一個或多個數(shù)據(jù)段組成址段和一個或多個數(shù)據(jù)段組成 IRDY#和和TRDY#其中之一無效時，就插入等待周期，只其中之一無效時，就插入等待周期，只有二者同時有效才能進行讀數(shù)據(jù)操作有二者同時有效才能進行讀數(shù)據(jù)操作 PCI總線仲裁：采用集中控制的同步仲裁機制總線仲裁：采用集中控制的同步仲裁機制 78 特點特點 運行速度快運行速度快, 可擴展性好可擴

57、展性好 工作頻率為工作頻率為33 MHz, 支持支持66MHz 擴展擴展 總線寬度為總線寬度為32 位位, 可以擴展到可以擴展到64位位 可采用多條可采用多條PCI總線總線 每條總線上最大可以接每條總線上最大可以接4個個PCI設(shè)備設(shè)備 存取延遲很小存取延遲很小 線性突發(fā)傳輸線性突發(fā)傳輸 線性或順序的尋址方式線性或順序的尋址方式 由某一個地址起讀寫數(shù)據(jù)由某一個地址起讀寫數(shù)據(jù) 每次將地址自動加每次將地址自動加1 即插即用即插即用 采用總線主控和同步操作采用總線主控和同步操作 總線主控：讓任何一個具有處理能力的外圍設(shè)備暫時接管總線總線主控：讓任何一個具有處理能力的外圍設(shè)備暫時接管總線 同步操作：可保

58、證微處理器能夠與這些總線主控同時操作，不必等待后者同步操作：可保證微處理器能夠與這些總線主控同時操作，不必等待后者的完成。的完成。 兼容性好兼容性好, 穩(wěn)定可靠穩(wěn)定可靠 PCI規(guī)范與規(guī)范與CPU及時鐘無關(guān)及時鐘無關(guān) PCI與與ISA、EISA以及以及MCA等總線完全兼容等總線完全兼容 規(guī)范標(biāo)準(zhǔn)嚴格規(guī)范標(biāo)準(zhǔn)嚴格 低成本低成本 系統(tǒng)功能高度集成系統(tǒng)功能高度集成 地址地址/數(shù)據(jù)線復(fù)用，引腳不到數(shù)據(jù)線復(fù)用，引腳不到5079AMBA（Advanced Microcontroller Bus Architecture）高級微控制器總線結(jié)構(gòu)高級微控制器總線結(jié)構(gòu) 典型的典型的SoC用片上總線，提供了一種特殊的

59、機制可講用片上總線，提供了一種特殊的機制可講RISC處理器和處理器和IP和集成在一起。它獨立于處理器和制造工藝，和集成在一起。它獨立于處理器和制造工藝，增強了各種應(yīng)用中的外設(shè)和系統(tǒng)宏單元的可重用性。增強了各種應(yīng)用中的外設(shè)和系統(tǒng)宏單元的可重用性。 AMBA2.0版定義了三組總線：版定義了三組總線： AHB（Advanced HighPerformance Bus，高級高性能總線），高級高性能總線） ASB（Advanced System Bus，高級系統(tǒng)總線），高級系統(tǒng)總線） APB（Advanced Peripheral Bus，高級外設(shè)總線），高級外設(shè)總線）80 AHB 組成：主模塊、從模塊

60、和基礎(chǔ)結(jié)構(gòu)，組成：主模塊、從模塊和基礎(chǔ)結(jié)構(gòu)， 主模塊發(fā)出信號，從模塊負責(zé)響應(yīng)。主模塊發(fā)出信號，從模塊負責(zé)響應(yīng)。 基礎(chǔ)結(jié)構(gòu)：由仲裁器、主從模塊多路選擇器、從主模塊多路選擇基礎(chǔ)結(jié)構(gòu)：由仲裁器、主從模塊多路選擇器、從主模塊多路選擇器、譯碼器、名義從模塊、名義主模塊所組成器、譯碼器、名義從模塊、名義主模塊所組成 仲裁器：支持多個主模塊仲裁器：支持多個主模塊 譯碼器：地址譯碼選擇有響應(yīng)的從模塊譯碼器：地址譯碼選擇有響應(yīng)的從模塊 多路選擇器：負責(zé)將總線上的信號在主從模塊間傳送多路選擇器：負責(zé)將總線上的信號在主從模塊間傳送 工作過程工作過程 總線仲裁器根據(jù)優(yōu)先權(quán)原則授予總線控制權(quán)總線仲裁器根據(jù)優(yōu)先權(quán)原則授予總線控制