高速數(shù)據(jù)采集系統(tǒng)設計

1、高速數(shù)據(jù)采集系統(tǒng)設計高能電子在磁場中受到徑向加速，在軌道的切線方向會發(fā)出很強的電磁輻射同步輻射。隨著對同步輻射光源研究的深入，人們發(fā)現(xiàn)同步輻射光源有著許多其它光源無法比擬的特點：具有從遠紅外到X射線范圍內的連續(xù)光譜，準直性好，光度高，偏振性好，時間結構優(yōu)良，穩(wěn)定性高。同步輻射光源是現(xiàn)代科學中唯一能同時用于前沿科學基礎科學、應用研究和高新技術產業(yè)開發(fā)的綜合性科技裝置，因此被稱為是繼電光源、X光源和激光光源之后的第四種為人類文明帶來革命性推動的新型光源。合肥國家同步輻射裝置(NSRL）屬于第二代光源，主要設備包括：800MeV電子儲存環(huán)作為光源主體，200MeV電子直線加速器作為注入器，另外包括5

2、個同步輻射試驗站及相應的光束線。合肥國家同步輻射裝置工作在多圈注入，全環(huán)填充模式。當直線加速器輸出的電子束團的脈寬為1ms時，一次注入4圈左右(環(huán)中電子回旋一周的時間約0.22ms), 重復多圈注入，直到達到預定的流強。在這種注入模式下，儲存環(huán)的45個高頻俘獲區(qū)(buckets)都有束團存在，束團之間的時間間隔約為4.9ms(1/204.035MHz)。BPM系統(tǒng)的用途就是測量一圈一圈的束流軌跡信號，它在加速器上的作用主要有以下3點：1）用于監(jiān)測注入時束流的位置，判定注入效率和衰減率；2）在任意時刻可以研究 beta振蕩和軌道的瞬時變化；3）在穩(wěn)態(tài)時，帶一個外部kicker,采用兩個以上BPM

3、能夠作相空間測量。 當加速器里電子束團運動時，BPM感應電極將在四個電極上感應出強弱不同的電信號。將這四路信號先送到模擬信號處理部分進行對數(shù)放大和相應的加減計算，然后送給數(shù)據(jù)采集系統(tǒng)。數(shù)據(jù)采集系統(tǒng)在時鐘系統(tǒng)送來的同步時鐘的驅動下進行數(shù)據(jù)采集和存儲操作。數(shù)據(jù)采集系統(tǒng)的設計主要包括：A/D轉換邏輯設計，數(shù)據(jù)的采集，傳輸與分離，以及數(shù)據(jù)采集系統(tǒng)的驅動與控制。本文主要介紹PCI總線結構，總線控制器S5933,流水線式ADC,以及前端的電平轉換電路和ADC之后的FIFO緩沖。數(shù)據(jù)采集系統(tǒng)的組成如圖2所示。當加速器環(huán)內電子束團運動時BPM感應電極時將在四個電極上感應出強弱不同的電信號。將這四路信號先送到模

4、擬信號處理部分進行對數(shù)放大和相應的加減運算，然后送給數(shù)據(jù)采集系統(tǒng)。數(shù)據(jù)采集系統(tǒng)將在時鐘系統(tǒng)送來的同步時鐘的驅動下進行數(shù)據(jù)采集和存儲。經前端的對數(shù)放大器之后，信號送入采集卡的模擬輸入端，經電平轉換后送入流水線型ADC進行轉化，轉化結果送入FIFO，在邏輯控制下將數(shù)據(jù)送入PCI總線控制器S5933，由5933進行主控方式的猝發(fā)傳輸?shù)絻却?。ADC的轉換速率以及何時開始轉換由定時系統(tǒng)提供的同步時鐘控制，由于ADC為流水線型，所以FIFO寫入時鐘與ADC相同，可以減少硬件設計的復雜性。采集卡的速度為20Mb/s，連續(xù)采集2秒鐘，也就是說要有40Mb數(shù)據(jù)量。該采集卡主要設計難度是高速和數(shù)據(jù)量大，決定采用S

5、5933工作在Master方式下來完成數(shù)據(jù)采集存儲。PCI總線協(xié)議是Intel公司1992年提出，為滿足高速數(shù)據(jù)輸入/輸出要求而設計的一種低成本，高性能的局部總線協(xié)議。PCI總線采用站連接方式，總線上的設備可以以系統(tǒng)總線的速度在相互之間進行數(shù)據(jù)傳輸，或直接訪問系統(tǒng)的RAM,所有的傳輸操作都以猝發(fā)方式完成。PCI總線的極限傳輸速率為132Mb/s(33MHz4Byte)。PCI總線接口分為主控設備和從設備兩種工作方式。部分只能工作于從設備方式下，而有些既可以工作在從設備方式，也可以工作在主控設備方式下。主控方式下，接口設備占用總線，無需CPU干預，即可以與內存之間進行數(shù)據(jù)的猝發(fā)式交換，或者在設備

6、之間進行數(shù)據(jù)傳輸，提高了數(shù)據(jù)傳輸速率。PCI總線控制器S5933是AMCC生產的PCI接口芯片，支持PCI協(xié)議2.1版，可以作為PCI總線的主控設備和從設備使用。S5933支持用戶板上總線寬度有8位，16位和32位，并提供三種擴展總線（ADD_ON BUS）接口：FIFO接口；Pass_Thru接口；Mailbox接口。這些接口的工作方式可以通過S5933的配置寄存器來設置和讀取，工作狀態(tài)可以通過狀態(tài)寄存器來讀取。另外S5933還提供可以選擇的啟動時初始化接口，可以通過串行或字節(jié)寬度的Nv_RAM來進行初始化。其結構圖如下：S5933提供了三種物理接口：郵箱接口(Mailbox),直接接口（P

7、ass-Thru Interface)和FIFO接口。下面主要介紹我們所用到的FIFO接口。S5933內部有16個32位FIFO寄存器，分為兩組：8個32位 FIFO寄存器用于從PCI總線到擴展總線傳輸數(shù)據(jù)，8個32位FIFO寄存器用于從擴展總線到PCI總線傳送數(shù)據(jù)。輸入和輸出FIFO都映射于操作寄存器的同一個單元（20H），因而，讀出的和寫入的不是同一個數(shù)，在數(shù)據(jù)寫入到FIFO之前，可以進行字節(jié)對齊/交換。FIFO寄存器既支持從方式下的單周期數(shù)據(jù)異步操作，也支持主方式下的同步或異步猝發(fā)操作（DMA傳送）。在同一個應用的不同時間可分別配置為主控方式和目標方式。由PCI總線一側啟動的總線傳送在完

8、成或中止時可以向主機發(fā)中斷（INTA#），由擴充總線一側啟動的總線傳送在完成或中止時可以向終端設備微處理器發(fā)中斷(IRQ）。S5933支持從PCI總線一側向擴展總線(ADD_ON)一側的DMA傳輸和從擴展總線一側向PCI總線一側的DMA傳輸，這些DMA傳輸都是通過S5933的FIFO通道來完成的。在S5933內部，分別有一套與DMA讀操作和DMA寫操作有關的傳輸計數(shù)和地址寄存器,這些寄存器可以由PCI總線一側的CPU來設置和讀取，也可以由擴展總線一側的控制邏輯來設置和讀取。在進行DMA傳輸時，滿足DMA傳輸?shù)腟5933的FIFO狀態(tài)是可以設置的。共有兩種狀態(tài)可以使S5933去申請總線：一種是F

9、IFO里有數(shù)據(jù)就可以取申請；另一種是FIFO中有大于四個的數(shù)據(jù)時才去申請總線。S5933一直占有總線進行DMA傳輸，一直到以下情況發(fā)生：讀操作時：傳輸計數(shù)(MRTCR)達到0；S5933的MCSR相應使能位被置為無效或AMREN變?yōu)闊o效；另外的總線主控設備申請總線且當前的時間片已經用完；PCI從設備退出；PCI總線一側到擴展總線一側的FIFO被寫滿。寫操作時：傳輸計數(shù)達到0；S5933的MCSR相應使能位被置為無效或AMREN變?yōu)闊o效；另外的總線主控設備申請總線且當前的時間片已經用完；PCI從設備退出；.PCI總線一側到擴展總線一側的FIFO被寫滿。由于本系統(tǒng)的高傳輸速度的要求，S5933采用DMA方式向內存?zhèn)鬏敂?shù)據(jù)，處于設計簡單和傳輸速度要求，與ADD_ON總線的數(shù)據(jù)傳輸采用S5933的FIFO接口控制邏輯采用了Lattice公司的CPLDPLSI1016。它是通用的高密度可編程芯片，信號為TTL電平，內部集成2000個PLD門，最高工作頻率為120MHz。PLSI1016的編程可以通過Lattice公司開發(fā)的集成環(huán)境，如早期的Synario和后來的DesignExpert實現(xiàn)，用Abel語言輸入進行編程，或者用原理圖來進行輸入。在集成環(huán)境中對源文件進行編譯時，軟件對其邏輯功能進行分析優(yōu)化后，生成可以下載到器件中的JEDEC文件。本數(shù)據(jù)采集系統(tǒng)是BPM