計(jì)算機(jī)組成原理第六章答案(共6頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上第6章習(xí)題參考答案1比較單總線、多總線結(jié)構(gòu)的性能特點(diǎn)。答：?jiǎn)慰偩€結(jié)構(gòu)：它是用單一的系統(tǒng)總線連接整個(gè)計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過(guò)這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點(diǎn)是允許I/O設(shè)備之間或I/O設(shè)備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權(quán)，不需要CPU干預(yù)信息的交換。所以總線資源是由各大功能部件分時(shí)共享的。單總線的缺點(diǎn)是由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負(fù)載很重，可能使其吞吐量達(dá)到飽和甚至不能勝任的程度。故多為小型機(jī)和微型機(jī)采用。多總線結(jié)構(gòu)：多總線結(jié)構(gòu)是通過(guò)橋、CPU總線、系統(tǒng)總線和高速總線彼此相連，各大部件的信息傳送

2、不是只通過(guò)系統(tǒng)總線；體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。2說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。答：(1)簡(jiǎn)化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線是由總線接口代替了專門的I/O接口，由總線規(guī)范給出了傳輸線和信號(hào)的規(guī)定，并對(duì)存儲(chǔ)器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作CPU插件、存儲(chǔ)器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。 (2)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系統(tǒng)擴(kuò)充性好。一是

3、規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒(méi)有嚴(yán)格的限制。這就使系統(tǒng)擴(kuò)充既簡(jiǎn)單又快速可靠，而且也便于查錯(cuò)。 (4)系統(tǒng)更新性能好。因?yàn)镃PU、存儲(chǔ)器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設(shè)計(jì)恰當(dāng)，可以隨時(shí)隨著處理器芯片以及其他有關(guān)芯片的進(jìn)展設(shè)計(jì)新的插件，新的插件插到底板上對(duì)系統(tǒng)進(jìn)行更新，而這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改。 3用異步通信方式傳送字符“A”和“8”，數(shù)據(jù)有7位，偶校驗(yàn)1位，起始位l位，停止位1位，請(qǐng)分別畫出波形圖。答： “A”的ASCII碼為41H =

4、 B，1的個(gè)數(shù)為偶數(shù)，故校驗(yàn)位為0；“8”的ASCII碼為38H = B，1的個(gè)數(shù)為奇數(shù)，故校驗(yàn)位為1。停止位起始位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位校驗(yàn)位停止位起始位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位校驗(yàn)位停止位0 1 2 3 4 5 60 1 2 3 4 5 6 4. 總線上掛兩個(gè)設(shè)備，每個(gè)設(shè)備能收能發(fā)，還能從電氣上和總線斷開，畫出邏輯圖，畫出邏輯圖，并作簡(jiǎn)要說(shuō)明。5畫出菊花鏈方式的優(yōu)先級(jí)判決邏輯電路圖?？偩€仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口n¼BGA地址線D數(shù)據(jù)線BRBS菊花鏈查詢方式6畫出獨(dú)立請(qǐng)求方式的優(yōu)先級(jí)判決邏輯電路圖?？偩€仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接

5、口n¼A地址線D數(shù)據(jù)線BR0獨(dú)立請(qǐng)求方式BG0BR1BG1BRnBGn7畫出分布式仲裁器邏輯電路圖。8同步通信之所以比異步通信具有較高的傳輸頻率，是因?yàn)橥酵ㄐ?C 。 A不需要應(yīng)答信號(hào) B總線長(zhǎng)度較短 C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 D各部件存取時(shí)間比較接近9在集中式總線仲裁中， B 方式響應(yīng)時(shí)間最快， A 方式對(duì) C 最敏感。A菊花鏈方式 B獨(dú)立請(qǐng)求方式 C電路故障 D. 計(jì)數(shù)器定時(shí)查詢方式10采用串行接口進(jìn)行7位ASCII碼傳送，帶有一位奇校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為 A 。 A960 B873 C1371 D48011系統(tǒng)總線中地址線

6、的功能是 D 。 A選擇主存單元地址 B選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C選擇外存地址 D指定主存和IO設(shè)備接口電路的地址12系統(tǒng)總線中控制線的功能是 A 。 A提供主存、IO接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B提供數(shù)據(jù)信息 C提供時(shí)序信號(hào) D提供主存、IO接口設(shè)備的響應(yīng)信號(hào)13說(shuō)明存儲(chǔ)器總線周期與IO總線周期的異同點(diǎn)。 答：存儲(chǔ)總線周期用于對(duì)內(nèi)存讀寫；I/O總線周期對(duì)接口中的端口進(jìn)行讀寫。14PCI是一個(gè)與處理器無(wú)關(guān)的 D ，它采用 C 時(shí)序協(xié)議和 A 式仲裁策略，并具有 B 能力。 A集中 B自動(dòng)配置 C.同步 D高速外圍總線 15PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送。利用 A 可以實(shí)現(xiàn)總線間的 B

7、傳送，使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI允許 D 總線 C 工作。 A橋 B猝發(fā)式 C并行 D多條16InfiniBand是一個(gè)高性能的 A 總線標(biāo)準(zhǔn)，數(shù)據(jù)傳送率高達(dá) B ，它可連接 C 臺(tái)服務(wù)器，適合于高成本的 D 計(jì)算機(jī)的系統(tǒng)。 AI/O B30GB/S C64000 D較大規(guī)模17PCI總線中三種橋的名稱是什么?橋的功能是什么?答：在PCI總線體系結(jié)構(gòu)中有三種橋：即HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。 橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而

8、使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。 18何謂分布式仲裁?畫出邏輯結(jié)構(gòu)示意圖進(jìn)行說(shuō)明。答：分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。19總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段?若采用同步定時(shí)協(xié)議，請(qǐng)畫出讀數(shù)據(jù)的同步時(shí)序圖。答：總線的一次信息傳送過(guò)程，大致可分為如下五個(gè)階段：請(qǐng)求總線，總線仲裁，尋址(目的地址)，信息傳送，狀態(tài)返回(