基于DSP與CPLD的I2C總線接口的設(shè)計與實(shí)現(xiàn)

1、基于DSP與CPLD的I2C總線接口的設(shè)計與實(shí)現(xiàn)基于DSP與CPLD的I2C總線接口的設(shè)計與實(shí)現(xiàn)帶有2總線接口的器件可以十分方便地將一個或多個單片機(jī)及外圍器件組成單片機(jī)系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價格低、器件間總線連接簡單、結(jié)構(gòu)緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘。如今，為了提高系統(tǒng)的數(shù)據(jù)基于DSP與CPLD的I2C總線接口的設(shè)計與實(shí)現(xiàn)帶有2總線接口的器件可以十分方便地將一個或多個單片機(jī)及外圍器件組成單片機(jī)系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有

2、并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價格低、器件間總線連接簡單、結(jié)構(gòu)緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘。如今，為了提高系統(tǒng)的數(shù)據(jù)處理精度和處理速度，在家用電器、通訊設(shè)備及各類電子產(chǎn)品中已廣泛應(yīng)用芯片。但大多數(shù)的尚未提供2總線接口，本文將介紹一種基于的已實(shí)現(xiàn)的高速的2總線接口方案。2通信協(xié)議2總線是一種用于器件之間的二線制總線。它通過（串行數(shù)據(jù)線）及（串行同步時鐘線）兩根線在連到總線上的器件之間傳送信息，通過軟件尋址實(shí)現(xiàn)片選，減少了器件片選線的連接。不僅能通過指令將

3、某個功能單元電路掛靠或摘離總線，還可對該單元的工作狀況進(jìn)行檢測，從而實(shí)現(xiàn)對硬件系統(tǒng)的擴(kuò)展與控制。2總線接口電路結(jié)構(gòu)如圖所示，2總線時序圖如圖所示。2總線根據(jù)器件的功能通過軟件程序使其可工作于發(fā)送?主或接收從方?？偩€上主和從?即發(fā)送和接收?的關(guān)系不是一成不變的，而是取決于數(shù)據(jù)傳送的方向。和均為雙向線，通過上拉電阻接正電源。當(dāng)總線空閑時，兩根線都是高電平。連接總線的器件的輸出級必須是集電極或漏極開路的，以具有?quot;與功能。2總線的數(shù)據(jù)傳送速率在標(biāo)準(zhǔn)工作方式下為，在快速方式下，最高傳送速率可達(dá)。在數(shù)據(jù)傳送過程中，必須確認(rèn)數(shù)據(jù)傳送的開始和結(jié)束信號（也稱啟動和停止信號）。當(dāng)時鐘線為高電平時，數(shù)據(jù)線

4、由高電平跳變?yōu)榈碗娖絼t定義為開始信號；當(dāng)為高電平時，由低電平跳變?yōu)楦唠娖絼t定義為結(jié)束信號。開始和結(jié)束信號都由主器件產(chǎn)生。在開始信號以后，總線即被認(rèn)為處于忙狀態(tài)；在結(jié)束信號以后的一段時間內(nèi)，總線被認(rèn)為是空閑狀態(tài)。在2總線開始信號后，依次送出器件地址和數(shù)據(jù)，2總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個字節(jié)必須為位，而且每個傳送的字節(jié)后面必須跟一個認(rèn)可位（第位），也叫應(yīng)答位（）。從器件的響應(yīng)信號結(jié)束后，線返回高電平，進(jìn)入下一個傳送周期。關(guān)于2總線協(xié)議的詳細(xì)說明請參看參考文獻(xiàn)。設(shè)計方案本文以芯片與時鐘芯片的控制接口為例，說明基于的總線接口設(shè)計方案。是年最新推出的、帶通信接口的適合于高精度工業(yè)控制和信號處

5、理的高性能芯片。它帶有片內(nèi)、通信接口、通信接口、通道位轉(zhuǎn)換器以及等。關(guān)于的詳細(xì)說明請參看參考文獻(xiàn)。是一款帶有字節(jié)靜態(tài)的時鐘日歷芯片。地址和數(shù)據(jù)嚴(yán)格按照雙向雙線制2總線協(xié)議傳輸。內(nèi)置地址寄存器在每次讀寫后自動遞增。關(guān)于的詳細(xì)說明請參看參考文獻(xiàn)。系統(tǒng)結(jié)構(gòu)設(shè)計系統(tǒng)的基本功能是通過的2總線接口完成（主控芯片）與的數(shù)據(jù)交換。系統(tǒng)框圖如圖所示。系統(tǒng)主要由兩個部分組成：一是與的接口；另一是核。為了能在指定的時刻讀寫的數(shù)據(jù)，使用的讀寫信號、同步時鐘和最高位地址控制數(shù)據(jù)的傳輸。最高位地址作為控制信號是因為的口比較少，必須優(yōu)先供應(yīng)給其它外設(shè)，因此用它來產(chǎn)生提供給2核的片選信號。而的地址總線位數(shù)較多，最高位一般使用

6、不到，這樣正好可以充分利用資源。2核2核原理示意圖如圖所示。整個2核由控制模塊和模塊構(gòu)成。其中，控制模塊包括控制信號發(fā)生部分和時鐘開關(guān)，模塊包括數(shù)據(jù)緩存和同步時鐘緩存。當(dāng)?shù)淖罡叩刂肺怀霈F(xiàn)一個有效信號時，便會使2核內(nèi)的觸發(fā)器產(chǎn)生一個全局使能信號?它將會啟動時鐘、計數(shù)器和其它控制信號，但數(shù)據(jù)不會出現(xiàn)交換。如果此時的讀寫同步產(chǎn)生，則會啟動相應(yīng)的讀寫進(jìn)程，進(jìn)行數(shù)據(jù)傳輸。2核的關(guān)鍵技術(shù)是：用計數(shù)器和全局使能信號配合觸發(fā)進(jìn)程。由于2核的片選信號是由觸發(fā)產(chǎn)生的，不能象電平信號一樣由的控制，因此只能通過精確的計數(shù)器定時和讀寫使能信號共同判別控制。讀寫使能信號也象那樣由觸發(fā)產(chǎn)生，因此也要用同樣的方法判別。同步時

7、鐘的產(chǎn)生。從圖中可以看到，數(shù)據(jù)在同步時鐘的高電平脈沖時必須保持穩(wěn)定，如果此時發(fā)生變化將會被視為一個控制信號，而通信也會被中斷。因此，同步時鐘的高電平脈沖一定要在有效數(shù)據(jù)的中間出現(xiàn)。而所需的控制信號必須在同步時鐘正脈沖的時候出現(xiàn)。對數(shù)據(jù)總線進(jìn)行三態(tài)設(shè)置。因為和都是雙向數(shù)據(jù)線，在寫和的進(jìn)程中必須設(shè)置高阻態(tài)，否則會出現(xiàn)數(shù)據(jù)線狀態(tài)不確定。與的接口模塊根據(jù)的時序，與之間必須根據(jù)雙方（和）的時序制定一個握手協(xié)議。當(dāng)讀程序時，由于2總線協(xié)議只能支持最高的傳輸速率，而的同步時鐘可達(dá)幾十兆赫。因此，必須等到2核把的數(shù)據(jù)讀到后才能獲得正確的數(shù)據(jù)（這里可以通過設(shè)立一個忙標(biāo)志來實(shí)現(xiàn)）。而當(dāng)寫程序時，為了節(jié)約的資源（數(shù)

8、據(jù)緩存特別占用資源），可以設(shè)置定時輸出數(shù)據(jù)給2核，讓2核的一次只送一個數(shù)據(jù)。硬件設(shè)計此2核可外掛多個帶有2總線接口的芯片，可以通過發(fā)送不同的器件地址來選擇。和線必須接上拉電阻。此外，同步時鐘不能太高，否則會影響數(shù)據(jù)傳輸?shù)姆€(wěn)定性。時序（）2核時序以寫為例，2核時序如圖所示。（）時序的數(shù)據(jù)是一個存儲單元，共個字節(jié)，所以只需要位地址，而且器件本身有兩種尋址方式：一種是從指定地址開始遞增尋址，另一種是從首地址開始遞增尋址。兩種尋址方式的時序是不一樣的，如圖所示。實(shí)現(xiàn)方法本系統(tǒng)是選用公司系列芯片，并基于開發(fā)的。2核采用語言編寫，使用編譯、綜合，用繪成圖表，用仿真和布局。采用編寫。最后分別通過口下載到芯片并聯(lián)機(jī)調(diào)試成功。隨著芯片和I2通信方式的廣泛應(yīng)用，它們之間的接口問題必須得到解決。本文提出的解決方案具有非常好的可移