通用型FPGA開發(fā)板畢業(yè)論文

1、. . . . 摘要近年來，F(xiàn)PGA應(yīng)用技術(shù)發(fā)展迅速，由此產(chǎn)生了對(duì)FPGA開發(fā)應(yīng)用人才的迫切需求。因此，掌握FPGA的發(fā)展現(xiàn)狀，了解FPGA的功能應(yīng)用尤為重要。運(yùn)用protel開發(fā)軟件，通過對(duì)通用型FPGA開發(fā)板的原理圖設(shè)計(jì)與PCB印制電路板的制作，深入了解FPGA的接口功能與拓展電路的功能原理與應(yīng)用，對(duì)出現(xiàn)的問題進(jìn)行分析與解決，從而對(duì)FPGA芯片功能的認(rèn)識(shí)以與對(duì)FPGA拓展電路的認(rèn)識(shí)，進(jìn)而學(xué)會(huì)FPGA產(chǎn)品的開發(fā)與應(yīng)用。51 / 55ABSTRACTIn recent years,the development of FPGA application technology is very qu

2、ickly, as a result,there is urgent need of qualified personnel at FPGA development and application. Therefore,to know the current situation of FPGAdevelopment and understand the function of FPGA application is particularly important.Use the Protel software to design the schematic of the general-purp

3、ose FPGA development board and printed circuit board, depth understanding of the FPGA interface functions and the application of expand circuit , analysis and solutions the problems, thus know the function of FPGA chip and the expand circuit,andthen understanding how to develop and apply of the FPGA

4、 product.目錄第1章引言1第2章 FPGA與開發(fā)板22.1 FPGA22.2 FPGA工作原理22.3 FPGA的配置模式32.4 FPGA開發(fā)板3第3章 EP1C20F324C8芯片介紹43.1 EP1C20F324C8芯片簡(jiǎn)介43.2芯片的技術(shù)資料43.3芯片的端口與功能分析5第4章 FPGA開發(fā)板原理圖設(shè)計(jì)94.1 FPGA開發(fā)板設(shè)計(jì)目標(biāo)94.2 FPGA開發(fā)板結(jié)構(gòu)框圖94.3子模塊原理圖設(shè)計(jì)104.3.1電源電路與原理圖設(shè)計(jì)104.3.2 EP1C20F324C8芯片電源接口144.3.3 MSEL端口154.3.4 全局時(shí)鐘引腳CLK154.3.5 nCONFIG復(fù)位電路配置

5、接口164.3.6 配置芯片EPCS4174.3.7 JTAG配置接口174.3.8 RS232串口電路194.3.9 數(shù)碼管電路204.3.10 LED指示燈電路214.3.11蜂鳴器234.3.12 矩陣鍵盤254.3.13 獨(dú)立按鍵開關(guān)電路264.4 FPGA開發(fā)板完整原理圖設(shè)計(jì)274.4.1 完整原理圖274.4.2電氣規(guī)則檢測(cè)（ERC）274.4.3 創(chuàng)建網(wǎng)絡(luò)表28第5章 FPGA開發(fā)板PCB版圖設(shè)計(jì)295.1畫元件封裝庫文件295.2 FPGA開發(fā)板PCB版圖設(shè)計(jì)335.2.1 打開PCB版圖設(shè)計(jì)窗口335.2.2 載入網(wǎng)絡(luò)表335.2.3元件布局345.2.4 排列元件355.2

6、.5 畫禁止布線層355.2.6 隱藏元件名稱365.2.7布線375.2.8 鋪銅385.2.9 DRC設(shè)計(jì)規(guī)程校驗(yàn)385.2.10打印輸出38第6章結(jié)論39參考文獻(xiàn)40致41附錄1 FPGA開發(fā)板原理圖全圖42附錄2 FPGA開發(fā)板版圖43附錄3 FPGA開發(fā)板元件清單44How to Formalize FPGA Hardware Design45如何正式進(jìn)行FPGA硬件設(shè)計(jì)48第1章 引言FPGA在復(fù)雜邏輯電路以與數(shù)字信號(hào)處理領(lǐng)域扮演著越來越重要的角色。目前，F(xiàn)PGA應(yīng)用技術(shù)的發(fā)展十分迅速，如果要在FPGA應(yīng)用領(lǐng)域有所作為，則必須具備快速掌握新知識(shí)的能力。掌握FPGA應(yīng)用最重要的是實(shí)踐

7、的積累。我們具備了一定的基礎(chǔ)知識(shí)，就應(yīng)該馬上投入實(shí)踐，否則，很多理論知識(shí)都會(huì)難以理解。有很多電子開發(fā)的人，他們的理論知識(shí)比不上別人，但是，他們卻能開發(fā)出很不錯(cuò)的電子產(chǎn)品。通過實(shí)踐去掌握新技術(shù)的速度是很驚人的。本文通過第FPGA的認(rèn)識(shí)，對(duì)FPGA管腳功能的了解分析，再到FPGA開發(fā)板原理圖的設(shè)計(jì)與研究，以與對(duì)開發(fā)板的PCB印制電路板的設(shè)計(jì)與研究，掌握FPGA的應(yīng)用原理，熟悉FPGA的開發(fā)應(yīng)用過程，在實(shí)踐中檢驗(yàn)理論知識(shí)，又通過理論知識(shí)去改善和發(fā)展實(shí)踐，以便能在FPGA應(yīng)用領(lǐng)域有更大的創(chuàng)新。第2章 FPGA與開發(fā)板2.1 FPGAFPGA是英文FieldProgrammable Gate Array

8、的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA是一種可以通過編程，改變系統(tǒng)連線，達(dá)到系統(tǒng)重構(gòu)的器件，該器件可以現(xiàn)場(chǎng)編程，就是說當(dāng)該器件安裝到電路板上后，可以對(duì)它的功能進(jìn)行重新設(shè)置，這樣就可以非常方便的進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)與制作。由于可編程邏輯器件的價(jià)格不斷降低，門密度不斷增大，所以該器件取代中小規(guī)模數(shù)字集成電路只是時(shí)間問題?？删幊踢壿嬈骷菙?shù)字系統(tǒng)設(shè)計(jì)中的首選器件，它增加系統(tǒng)可靠性、減少系統(tǒng)體積和功耗、縮短設(shè)計(jì)

9、周期并降低系統(tǒng)成本，由于它的工作速度快，所以在數(shù)字信號(hào)處理、自動(dòng)控制、計(jì)算機(jī)接口板等方面應(yīng)用非常廣泛。2.2 FPGA工作原理FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和部連線（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主要有： （1）采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 （2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。 （3）FPGA部有豐富的觸發(fā)器和IO引腳

10、。 （4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 （5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA是由存放在片RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPR

11、OM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。2.3 FPGA的配置模式FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。如何實(shí)現(xiàn)快速的時(shí)序收斂、降低功耗和成本、優(yōu)化時(shí)鐘管理并降低FPGA與PCB并行設(shè)計(jì)的復(fù)雜性等問題，一直是采用FPGA的系統(tǒng)設(shè)計(jì)工程師需要考慮的關(guān)鍵問題。如今，隨著FPGA向更高密度、

12、更大容量、更低功耗和集成更多IP的方向發(fā)展，系統(tǒng)設(shè)計(jì)工程師在從這些優(yōu)異性能獲益的同時(shí)，不得不面對(duì)由于FPGA前所未有的性能和能力水平而帶來的新的設(shè)計(jì)挑戰(zhàn)。2.4 FPGA開發(fā)板FPGA開發(fā)板就是把FPGA芯片以與基于FPGA芯片而設(shè)計(jì)的各種外圍配置電路集成在一塊板子上以滿足一定功能的電路板。根據(jù)要求的不同可以開發(fā)出不同功能，不同用途的板子。我們可以設(shè)計(jì)作于學(xué)習(xí)用途的開發(fā)板，學(xué)生可以編程對(duì)FPGA芯片進(jìn)行電路配置，結(jié)合外圍電路完成一定的功能，以加強(qiáng)對(duì)電路系統(tǒng)知識(shí)的認(rèn)識(shí)。第3章 EP1C20F324C8芯片介紹這個(gè)通用型FPGA開發(fā)板我們用的芯片是Altera公司生產(chǎn)的屬于低功耗cyclone系列

13、的芯片，型號(hào)是EP1C20F324C8。 3.1 EP1C20F324C8芯片簡(jiǎn)介EP1C20F324C8是屬于Altera 公司的Cyclone® 系列FPGA芯片，Cyclone® 系列FPGA從根本上針對(duì)低成本進(jìn)行設(shè)計(jì)，它具有低成本和低功耗的特點(diǎn)。這些低成本器件具有專業(yè)應(yīng)用特性，例如嵌入式存儲(chǔ)器、外部存儲(chǔ)器接口和時(shí)鐘管理電路等。Cyclone系列FPGA是成本敏感大批量應(yīng)用的最佳方案。3.2芯片的技術(shù)資料EP1C20F324C8芯片的特征如下：（1）2,910 to 20,060 LEs（2）Up to 294,912 RAM bits (36,864 bytes)（

14、3）Supports configuration through low-cost serial configuration device（4）Support for LVTTL, LVCMOS, SSTL-2, and SSTL-3 I/O standards（5）Support for 66-MHz, 32-bit PCI standard（6）Low speed (311 Mbps) LVDS I/O support（7）Up to two PLLs per device provide clock multiplication and phaseshifting（8）Up to eig

15、ht global clock lines with six clock resources available perlogic array block (LAB) row（9）Support for external memory, including DDR SDRAM (133 MHz),FCRAM, and single data rate (SDR) SDRAM（10）Support for multiple intellectual property (IP) cores, includingAltera （MegaCore）functions and Altera Megafu

16、nctions PartnersProgram (AMPPSM) megafunctions該開發(fā)板用的是具有324個(gè)引腳的EP1C20F324C8芯片，它采用BGA封裝形式，長(zhǎng)19mm，寬19mm，高1mm，面積361平方毫米。I/O口電平是3.3伏，部邏輯電平是1.5伏，擁有兩個(gè)鎖相環(huán)，最大用戶I/O口是249個(gè)。圖3-1是EP1C20F324C8芯片的平面圖：圖3-1 EP1C20F324C8芯片的平面圖 3.3芯片的端口與功能分析表3-1列出芯片的管腳名稱與功能描述。表3-1 EP1C20F324C8芯片端口詳情管腳名稱管腳類型（第一，第二，第三功能）管腳描寫VCCIO1.4電源端這是

17、第1到第4芯片邊的I/O口電壓供應(yīng)端腳，能向每個(gè)片邊提供不同的電壓標(biāo)準(zhǔn)，VCCIO向所有標(biāo)準(zhǔn)I/O口的輸出緩存器提供電源，也向;LVTTL,LVCMOS等輸入緩存器提供1.5伏，1.8伏，2.5伏的電壓，和標(biāo)準(zhǔn)的PCI I/O提供3.3伏的電壓。VCCINT電源端這是部邏輯電壓供應(yīng)管腳，它也向LVDS,SSTL2,SSTL3標(biāo)準(zhǔn)I/O口的輸入緩存器提供電壓。VREF1.2B1.4I/O口，輸入端向4個(gè)芯片邊提供輸入基準(zhǔn)電壓，當(dāng)有一片邊I/O口需要基準(zhǔn)電壓時(shí)，它就被用作那個(gè)片邊的基準(zhǔn)電壓端，否則它就可用作I/O口而閑置著。VCCA_PLL1.2電源端PLLs1.2的模擬電壓，即使不使用，設(shè)計(jì)者也

18、要把它接到1.5伏電壓。GNDA_PLL1.2接地端PLLs1.2的模擬地端，設(shè)計(jì)者能夠把它接到板上的地端。GNDG_PLL1.2接地端PLLs1.2的接地保護(hù)端，設(shè)計(jì)者能夠把它接到板上的地端。CONF_DONE雙向性（開關(guān)）它是一個(gè)專用配置端，不能作為用戶的I/O口使用。·nSTATUS雙向性（開關(guān)）它是一個(gè)專用配置端，不能作為用戶的I/O口使用。nCONFIG輸入端配置控制引腳：由0-1的跳變開始配置，由1-0跳變則復(fù)位器件；當(dāng)設(shè)定本管腳為0時(shí)，所有I/O為三態(tài)。DCLKPS模式為輸入，AS模式為輸出。在被動(dòng)模式下，他作為外部時(shí)鐘源輸入端，在主動(dòng)模式下，它是部時(shí)鐘輸出端，這是一個(gè)

19、專用配置端。DATA0輸入端專用結(jié)構(gòu)數(shù)據(jù)輸入端。nCE輸入端低電平芯片啟動(dòng)動(dòng)端，芯片啟動(dòng)輸入端，用于檢測(cè)被激活的器件，當(dāng)它為低電平時(shí)相應(yīng)的器件被激活，當(dāng)它為高電平時(shí)，相應(yīng)的器件被禁用。nCEO輸出端向已經(jīng)完成配置的器件輸出低電平，在多器件配置時(shí)，它與nCE配合使用。ASDOI/O口，輸出端主動(dòng)串行數(shù)據(jù)輸出端，他被用在主動(dòng)串行配置模式，由芯片控制配置和地址以與控制外面ASDO信息，在被動(dòng)模式下，它可作為用戶I/O口使用。nCSOI/O口，輸出端激活和禁止一序列配置器件的片選輸出端，他被用在主動(dòng)串行配置模式，由芯片控制配置和激活序列配置器件通過驅(qū)動(dòng)nCSO低電壓，在被動(dòng)配置時(shí)，它可作為用戶I/O口

20、使用。 CRC_ERRORI/O口，輸出端高電平有效信號(hào)時(shí)，表明檢錯(cuò)電路檢測(cè)到SRAM配置出現(xiàn)錯(cuò)誤，當(dāng)CRC檢錯(cuò)電路被激活時(shí)該端腳是可選的和習(xí)慣用的。 INIT_DONEI/O口，輸出端這是一個(gè)雙用途管腳，沒被啟用為INIT_DONE時(shí)，它可以用作用戶I/O口使用，CLKUSRI/O口，輸入端可選的用戶時(shí)鐘輸入端，使一個(gè)或多個(gè)器件同時(shí)初始化，經(jīng)過配置后，它也可用作用戶I/O口使用。DEV_CLRnI/O口，輸入端這是一個(gè)復(fù)用端腳，他能夠改寫所有已知的寄存器，當(dāng)它由低電平驅(qū)動(dòng)時(shí)，所有寄存器都被清零。由高電平驅(qū)動(dòng)時(shí)，所有寄存器都處于程序控制狀態(tài)。 DEV_OEI/O口，輸入端這是一個(gè)復(fù)用端腳，能夠

21、改寫器件的三態(tài)模式，當(dāng)這個(gè)管腳由低電平驅(qū)動(dòng)時(shí)，所有I/O都處于三態(tài)，高電平驅(qū)動(dòng)時(shí)，所有I/O在正常的程序控制狀態(tài)。MSEL1.0輸入端設(shè)置器件的狀態(tài)模式，是一個(gè)專用的模式狀態(tài)控制端。MSEL1 MSEL0 配置模式0 0 串行配置或使用配置器件模式1 0 并行同步模式1 1 并行異步模式TMS模式選擇輸入端這是一個(gè)專用的JTAG輸入口。TDI測(cè)試數(shù)據(jù)輸入端這是一個(gè)專用的JTAG輸入口。TCK時(shí)鐘輸入端這是一個(gè)專用的JTAG輸入口。TDO測(cè)試數(shù)據(jù)輸出端這是一個(gè)專用的JTAG輸入口。CLK0輸入端，LVDS輸入端專用的全局時(shí)鐘輸入端，它的復(fù)用功能是LVDSCLK1p，用于PLL1的微分輸入端。CL

22、K1輸入端，LVDS輸入端專用的全局時(shí)鐘輸入端，它的復(fù)用功能是LVDSCLK1n，用于PLL1的微分輸入端。CLK2輸入端，LVDS輸入端專用的全局時(shí)鐘輸入端，它的復(fù)用功能是LVDSCLK1p，用于PLL2的微分輸入端。CLK3輸入端，LVDS輸入端 專用的全局時(shí)鐘輸入端，它的復(fù)用功能是LVDSCLK1n，用于PLL2的微分輸入端。DPCLK7.0I/O口復(fù)用時(shí)鐘口，它能夠和全局時(shí)鐘網(wǎng)絡(luò)連接，他可被用于高電平輸出控制信號(hào)，例如時(shí)鐘，clears，IRDY, TRDY, 或者DQS 信號(hào)，它們都可以用在用戶I/O口使用。PLL1_OUTpI/O口，輸入端來自PLL1的外部時(shí)鐘輸出，它可用作微分或

23、單端I/O口，未用PLL1外部時(shí)鐘輸出時(shí)，它可用作用戶I/O口使用。PLL1_OUTnI/O口，輸入端來自PLL1的外部時(shí)鐘輸出負(fù)端接腳，當(dāng)時(shí)鐘是單端輸出時(shí)，它可用作用戶I/O口使用。PLL2_OUTpI/O口，輸入端來自PLL2的外部時(shí)鐘輸出，它可用作微分或單端I/O口，未用PLL2外部時(shí)鐘輸出時(shí)，它可用作用戶I/O口使用。PLL2_OUTnI/O口，輸入端來自PLL2的外部時(shí)鐘輸出負(fù)端接腳，當(dāng)時(shí)鐘是單端輸出時(shí)，它可用作用戶I/O口使用。LVDS0.128pI/O, LVDS收發(fā)端0到128的復(fù)用LVDS I/O通道，它可用作收發(fā)與LVDS兼容的信號(hào)，帶p后綴的是差分信道的正端信號(hào)，如果不用

24、于LVDS的接口連接，它也可用作用作用戶I/O使用。LVDS0.128nI/O, LVDS收發(fā)端0到128的復(fù)用LVDS I/O通道，它可用作收發(fā)與LVDS兼容的信號(hào)，帶n后綴的是差分信道的負(fù)端信號(hào)，如果不用于LVDS的接口連接，它也可用作用作用戶I/O使用。LVDSCLK1p輸入端，LVDS輸入端向PLL1的復(fù)用LVDS時(shí)鐘輸入端，如果向PLL1的差分輸入沒必要，它可以用作時(shí)鐘CLK0的輸入端。LVDSCLK1n輸入端，LVDS輸入端向PLL1的復(fù)用LVDS時(shí)鐘輸入端，如果向PLL1的差分輸入沒必要，它可以用作時(shí)鐘CLK1的輸入端。LVDSCLK2p輸入端，LVDS輸入端向PLL2的復(fù)用LV

25、DS時(shí)鐘輸入端，如果向PLL2的差分輸入沒必要，它可以用作時(shí)鐘CLK2的輸入端。LVDSCLK2n輸入端，LVDS輸入端向PLL2的復(fù)用LVDS時(shí)鐘輸入端，如果向PLL2的差分輸入沒必要，它可以用作時(shí)鐘CLK3的輸入端。DQS0.1L,R,T,BI/O口外部存儲(chǔ)器的可選的數(shù)據(jù)選通接口，它也可以作為DPCLK接口，所有，DQS信號(hào)就可以接到全局時(shí)鐘網(wǎng)絡(luò)，一個(gè)可編程的延時(shí)信道把DQS信號(hào)改變90°或者72°。DQ0.7L,R,T,BI/O口外部存儲(chǔ)器的可選數(shù)據(jù)信號(hào)接口。 DM0.1L,R,T,BI/O口外部存儲(chǔ)器的可選數(shù)據(jù)信號(hào)屏蔽接口。第4章 FPGA開發(fā)板原理圖設(shè)計(jì)4.1 F

26、PGA開發(fā)板設(shè)計(jì)目標(biāo)1.具有4位數(shù)碼管功能（可做動(dòng)態(tài)掃描與靜態(tài)顯示實(shí)驗(yàn)）。2.具有8位LED發(fā)光二極管功能（可做流水燈實(shí)驗(yàn)）。3.具有蜂鳴器功能（可做開發(fā)板發(fā)聲實(shí)驗(yàn)）。4.具有4*4矩陣鍵盤功能（可做鍵盤檢測(cè)實(shí)驗(yàn)）。5.具有四個(gè)獨(dú)立按鍵開關(guān)功能（可做按鍵開關(guān)相關(guān)的實(shí)驗(yàn)）。6.具有復(fù)位功能（可用于復(fù)位芯片）。7.具有電源供電電路，電平轉(zhuǎn)換適應(yīng)和穩(wěn)壓電路，電源濾波電路（為系統(tǒng)供應(yīng)電源）。8.具有時(shí)鐘電路。9用EPCS4作為片外靜態(tài)存儲(chǔ)器（用于存放FPGA芯片的工作配置程序）。10.MAX232芯片RS232通訊接口（可以做為與計(jì)算機(jī)通迅的接口同時(shí)也可做為開發(fā)板下載程序的接口）。11.具有JTAG配

27、置接口。12.具有ATERA_AS芯片（用于配置FPGA芯片的工作模式）。4.2 FPGA開發(fā)板結(jié)構(gòu)框圖圖4-1是開發(fā)板的結(jié)構(gòu)框圖FPGA芯片四位數(shù)碼管8個(gè)LED發(fā)光二極管4*4鍵盤矩陣四個(gè)獨(dú)立開關(guān)蜂鳴器有源晶振時(shí)鐘復(fù)位FPGA模式配置芯片MAX232芯片RS232接口EPCS4外部存儲(chǔ)器JTAG接口電源供應(yīng)為所有模塊供應(yīng)電源圖4-1 FPGA開發(fā)板結(jié)構(gòu)框圖4.3子模塊原理圖設(shè)計(jì)畫電路原理圖是每個(gè)電子技術(shù)人才必須掌握的一門技術(shù)，畫電路原理圖本身就是設(shè)計(jì)電路，設(shè)計(jì)的結(jié)果是一原理圖，元件列表和原理圖網(wǎng)絡(luò)表。原理圖網(wǎng)絡(luò)表是畫電路板圖的基礎(chǔ)。若是從最終結(jié)果是得到電路板圖的角度來看原理圖，則畫原理圖的目

28、的就是畫電路板而不是原理圖本身。4.3.1電源電路與原理圖設(shè)計(jì)開發(fā)板的工作需要有電源供應(yīng)，我們由芯片手冊(cè)得知，該FPGA的I/O口基準(zhǔn)電壓是3.3伏 ，部邏輯使用電壓是1.5伏。因此，我們需要對(duì)輸入電壓進(jìn)行電平轉(zhuǎn)換，把輸入5伏或者9伏的電壓轉(zhuǎn)換為3.3伏和1.5伏的電壓，并且具有穩(wěn)壓功能。這里我們選用的穩(wěn)壓芯片是微雪電子生產(chǎn)的穩(wěn)壓芯片AMS1085，其中，我們選用固定輸出3.3伏電壓的芯片AMS1085-3.3作為3.3伏電壓供應(yīng)來源，選用可調(diào)輸出電壓的芯片AMS1085-ADJ作為1.5伏電壓供應(yīng)來源。AMS1085CM-3.3的型號(hào)標(biāo)識(shí)和參數(shù)如表4-1所示：表4-1 AMS1085CM-3

29、.3的型號(hào)標(biāo)識(shí)和參數(shù)AMS1085CM-3.3型號(hào)標(biāo)識(shí) AMSAMS品牌標(biāo)識(shí)1085C基本型號(hào)M封裝類型，T0-2633.3輸出電壓3.3VAMS1085CM-3.3參數(shù)特性輸出電流（A）3輸出電壓（V）3.3壓差（V）1.3溫度等級(jí)（）0125AMS1085CM-3.3的封裝為：類型：TO-263引腳： 3體寬：8.382-9.398 mm長(zhǎng)度：9.906-10.541 mm厚度：4.191-4.572 mm引腳間距：2.286-2.794 mm（3引腳）AMS1085CM-3.3有三個(gè)引腳，分別是Vin，ADJ,Vout。其中，Vin是第三引腳，接5V12V的輸入電壓，Vout是第二引腳，

30、輸出3.3V電壓，ADJ為接地端。我們應(yīng)該在輸入和輸出端加上接地電容進(jìn)行濾波，其電路原理圖如圖4-2所示。圖4-2 3.3V穩(wěn)壓塊電路原理圖C49，C55,C53和C57是濾波電容，它們使得輸入和輸出電壓的波紋更平穩(wěn)，波動(dòng)更小，這樣就得到更加穩(wěn)定的電壓值。AMS1085CM-ADJ的型號(hào)標(biāo)識(shí)和參數(shù)如表4-2所示： 表4-2 AMS1085CM-ADJ的型號(hào)標(biāo)識(shí)和參數(shù) AMS1085CM-ADJ型號(hào)標(biāo)識(shí) AMSAMS品牌標(biāo)識(shí)1085C基本型號(hào)M封裝類型，T0-263ADJ輸出電壓可調(diào)節(jié)版AMS1085CM-ADJ參數(shù)特性輸出電流（A）3輸出電壓（V）VREF(1+R2/R1)+IADJR2壓差（

31、V）1.3溫度等級(jí)（）0125AMS1085CM-ADJ的封裝為：類型：TO-263引腳： 3體寬：8.382-9.398 mm長(zhǎng)度：9.906-10.541 mm厚度：4.191-4.572 mm引腳間距：2.286-2.794 mm（3引腳）AMS1085CM-ADJ有三個(gè)引腳，分別是Vin，ADJ,Vout。其中，Vin是第三引腳，接3V12V的輸入電壓，Vout是第二引腳，輸出電壓根據(jù)電阻R2和R1的比值不同而輸出不同的電壓值，其輸出電壓公式為Vout= Vref(1+R2/R1)+IadjR2，ADJ為接地端。我們應(yīng)該在輸入和輸出端加上接地電容進(jìn)行濾波，其電路原理圖如圖4-3所示圖4

32、-3 1.5V穩(wěn)壓塊電路原理圖其中，R2電阻是圖中的R38電阻，R1電阻是圖中的R37電阻，以上電路是屬于電源電路，電源的供應(yīng)關(guān)系到整個(gè)系統(tǒng)的正常運(yùn)行，我們每時(shí)每刻都應(yīng)該知道電源是否在工作，如果系統(tǒng)出現(xiàn)問題，也方便檢測(cè)電路，因此，我們應(yīng)該在3.3v電源輸出處接上led發(fā)光二極管，上電后，發(fā)光二極管點(diǎn)亮，表示電源正常工作，直到關(guān)閉電源時(shí)，led發(fā)光二極管熄滅，led發(fā)光二級(jí)管被稱為電源指示燈，我們通過觀看電源指示燈的亮與滅，就可以很直觀的看到電源的工作狀態(tài)。為了得到更小的電壓波紋，更穩(wěn)定的電壓值，我們最好在1.5v和3.3v輸出電壓處再接上多個(gè)濾波電容，其電路原理圖圖4-4所示。圖4-4 1.5

33、V和3.5V濾波電路原理圖EP1C20F324C8芯片有兩個(gè)鎖相環(huán)PLL1和PLL2，它們的電壓輸入是1.5v。鎖相環(huán)需要得到更加穩(wěn)定的電壓和電流，因此，我們需要對(duì)輸入電流1.5v電壓進(jìn)行凈化后在輸給鎖相環(huán)的電壓輸入口VCC_PLL1和VCC_PLL2。其電路原理圖圖4-5所示。圖4-5 1.5V穩(wěn)流濾波電路原理圖4.3.2 EP1C20F324C8芯片電源接口1、VCCIO電源口 芯片的四個(gè)邊上分別有五個(gè)VCCIO口，它們接3.3v電壓，分別向芯片的四個(gè)邊的I/O口提供電壓。2、VCCINT電源口 EP1C20F324C8芯片有20個(gè)VCCINT電源接口，分布在芯片的四個(gè)邊上，它們是芯片的部

34、邏輯電壓供應(yīng)接口。它們接1.5v電壓。3、VREF電源口 芯片的每一個(gè)邊上都有四個(gè)VREF電壓接口，它們向芯片輸入基準(zhǔn)電壓，如果芯片I/O口不需要輸入基準(zhǔn)電壓時(shí)，它們還可以被用作I/O口使用。4、VCCA_PLL電源口 這是鎖相環(huán)的電壓供應(yīng)接口，即使不使用，設(shè)計(jì)者也要把它接到1.5v電壓端。5、GND接地端和GNDA_PLL接地端以與GNDG_PLL接地端為了芯片的正常工作，我們要把它們接到電源地端。4.3.3 MSEL端口EP1C20F324C8芯片有兩個(gè)MSEL接口，分別是MSEL0和MSEL1。它們結(jié)合使用，是芯片的模式狀態(tài)控制接口，我們可以把它們分別接上電阻后接到地端，這時(shí)候是00狀態(tài)

35、，屬于串行配置模式。4.3.4 全局時(shí)鐘引腳CLKEP1C20F324C8芯片有四個(gè)CLK全局時(shí)鐘口，全局時(shí)鐘或同步時(shí)鐘是最簡(jiǎn)單、最可靠的時(shí)鐘。在FPGA設(shè)計(jì)中時(shí)鐘的最好解決方案是：由專用的全局時(shí)鐘輸入引腳驅(qū)動(dòng)的單個(gè)主時(shí)鐘去鐘控設(shè)計(jì)中的每一個(gè)時(shí)序器件，只要有可能就因該盡量在設(shè)計(jì)項(xiàng)目中采用全局時(shí)鐘，F(xiàn)PGA都具有專門的全局時(shí)鐘引腳，它直接連到器件中的每一個(gè)寄存器。在器件中，這種全局時(shí)鐘能提供最短的是在延時(shí)。在設(shè)計(jì)中我們用到一個(gè)全局時(shí)鐘口CLK0，由于它是單個(gè)時(shí)鐘口，所有我們考慮用有源晶振時(shí)鐘作為外部時(shí)鐘來源。有源晶振有4只引腳，是一個(gè)完整的振蕩器，里面除了石英晶體外，還有晶體管和阻容元件 。有源

36、晶振不需要DSP的部振蕩器，信號(hào)質(zhì)量好，比較穩(wěn)定，而且連接方式相對(duì)簡(jiǎn)單（主要是做好電源濾波，通常使用一個(gè)電容和電感構(gòu)成的PI型濾波網(wǎng)絡(luò)，輸出端用一個(gè)小阻值的電阻過濾信號(hào)即可），不需要復(fù)雜的配置電路。相對(duì)于無源晶體，有源晶振的缺陷是其信號(hào)電平是固定的，需要選擇好合適輸出電平，靈活性較差，價(jià)格相對(duì)較高。對(duì)于時(shí)序要求敏感的應(yīng)用，還是有源的晶振好，因?yàn)榭梢赃x用比較精密的晶振，甚至是高檔的溫度補(bǔ)償晶振。有些DSP部沒有起振電路，只能使用有源的晶振，如TI的6000系列等。有源晶振相比于無源晶體通常體積較大，但現(xiàn)在許多有源晶振是表貼的，體積和晶體相當(dāng)，有的甚至比許多晶體還要小。在電子學(xué)上，通常將含有晶體管

37、元件的電路稱作“有源電路”（如有源音箱、有源濾波器等），而僅由阻容元件組成的電路稱作“無源電路”。電腦中的晶體振蕩器也分為無源晶振和有源晶振兩種類型。無源晶振與有源晶振的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振蕩器）。無源晶振是有2個(gè)引腳的無極性元件，需要借助于時(shí)鐘電路才能產(chǎn)生振蕩信號(hào)，自身無法振蕩起來，所以“無源晶振”這個(gè)說法并不準(zhǔn)確；有源晶振有4只引腳，是一個(gè)完整的振蕩器，其中除了石英晶體外，還有晶體管和阻容元件，因此體積較大。有源晶振型號(hào)縱多，而且每一種型號(hào)的引腳定義都有所不同，接發(fā)也不同，一般情況下有個(gè)點(diǎn)標(biāo)記的為1腳，按逆時(shí)針（管腳向下）

38、分別為2、3、4。有源晶振通常的用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。我們把有源晶振輸出端接到EP1C20F324C8芯片的全局時(shí)鐘輸入口CLK0，其電路原理圖如圖4-6所示。圖4-6 有源時(shí)鐘電路原理圖4.3.5 nCONFIG復(fù)位電路配置接口為確保系統(tǒng)中電路穩(wěn)定可靠工作，復(fù)位電路是必不可少的一部分。復(fù)位電路主要有四種類型：（1）微分型復(fù)位電路；（2）積分型復(fù)位電路；（3）比較器型復(fù)位電路；（4）看門狗型復(fù)位電路。在這里，我們用的是微分型復(fù)位電路，它的原理圖如圖4-7所示。圖4-7 復(fù)位電路原理圖它有上電復(fù)位和按鍵復(fù)位兩種復(fù)位方式，上電時(shí)，電容電壓為0伏，nCONFIG產(chǎn)生高電平

39、進(jìn)行復(fù)位，之后，電容進(jìn)行充電，當(dāng)電容充電完成后，nCONFIG變?yōu)榈碗娖剑瑥?fù)位信號(hào)被擦除，系統(tǒng)進(jìn)行正常工作。當(dāng)系統(tǒng)出現(xiàn)問題或有某些需要時(shí)，需要系統(tǒng)恢復(fù)到初始狀態(tài)時(shí)，可以按按鍵開關(guān)進(jìn)行人工復(fù)位。4.3.6 配置芯片EPCS4為了使FPGA掉電后仍然能夠保持程序數(shù)據(jù)，F(xiàn)PGA需要外接配置芯片，我們這里用的是EPCS4存儲(chǔ)器，它屬于EEPROM存儲(chǔ)器，EEPROM (Electrically Erasable Programmable Read-Only Memory)，電可擦可編程只讀存儲(chǔ)器-一種掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片。 EEPROM 可以在電腦上或?qū)Ｓ迷O(shè)備上擦除已有信息，重新編程。一般用在即

40、插即用。EEPROM（電可擦寫可編程只讀存儲(chǔ)器）是可用戶更改的只讀存儲(chǔ)器（ROM），其可通過高于普通電壓的作用來擦除和重編程（重寫）。不像EPROM芯片，EEPROM不需從計(jì)算機(jī)中取出即可修改。在一個(gè)EEPROM中，當(dāng)計(jì)算機(jī)在使用的時(shí)候是可頻繁地重編程的，EEPROM的壽命是一個(gè)很重要的設(shè)計(jì)考慮參數(shù)。EEPROM的一種特殊形式是閃存，其應(yīng)用通常是個(gè)人電腦中的電壓來擦寫和重編程。RAM斷電后存在其中的數(shù)據(jù)會(huì)丟失，而EEPROM斷電后存在其中的數(shù)據(jù)不會(huì)丟失。 另外，EEPROM可以清除存儲(chǔ)數(shù)據(jù)和再編程。EPCS4有8個(gè)引腳，封裝形式是SOP8，其電路原理圖如圖4-8所示。圖4-8 EPCS4存儲(chǔ)器

41、電路原理圖4.3.7 JTAG配置接口JTAG是英文“Joint Test Action Group（聯(lián)合測(cè)試行為組織）”的詞頭字母的簡(jiǎn)寫，該組織成立于1985 年，是由幾家主要的電子制造商發(fā)起制訂的PCB 和IC 測(cè)試標(biāo)準(zhǔn)。JTAG 建議于1990 年被IEEE 批準(zhǔn)為IEEE1149.1-1990 測(cè)試訪問端口和邊界掃描結(jié)構(gòu)標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)規(guī)定了進(jìn)行邊界掃描所需要的硬件和軟件。自從1990 年批準(zhǔn)后，IEEE 分別于1993 年和1995 年對(duì)該標(biāo)準(zhǔn)作了補(bǔ)充，形成了現(xiàn)在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應(yīng)用于：電路的邊界掃描測(cè)試和可編程芯

42、片的在系統(tǒng)編程。JTAG也是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議,如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 相關(guān)JTAG引腳的定義為：TCK為測(cè)試時(shí)鐘輸入；TDI為測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI引腳輸入JTAG接口；TDO為測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO引腳從JTAG接口輸出；TMS為測(cè)試模式選擇，TMS用來設(shè)置JTAG接口處于某種特定的測(cè)試模式；TRST為測(cè)試復(fù)位，輸入引腳，低電平有效。GNDTI還定義了一種叫SBW-JTAG的接口，用來

43、在引腳較少的芯片上通過最少的利用引腳實(shí)現(xiàn)JTAG接口，它只有兩條線，SBWTCK，SBWTDIO。實(shí)際使用時(shí)一般通過四條線連接，VCC，SBWTCK，SBTDIO，GND，這樣就可以很方便的實(shí)現(xiàn)連接，又不會(huì)占用大量引腳。JTAG最初是用來對(duì)芯片進(jìn)行測(cè)試的,基本原理是在器件部定義一個(gè)TAP（Test Access Port測(cè)試訪問口）通過專用的JTAG測(cè)試工具對(duì)進(jìn)行部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過JTAG接口串聯(lián)在一起,形成一個(gè)JTAG鏈,能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試?，F(xiàn)在，JTAG接口還常用于實(shí)現(xiàn)ISP（In-System Programmable;在線編程），對(duì)FLASH等器件進(jìn)行編

44、程。JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用JTAG編程,從而大大加快工程進(jìn)度。JTAG接口可對(duì)PSD芯片部的所有部件進(jìn)行編程。在硬件結(jié)構(gòu)上，JTAG 接口包括兩部分：JTAG 端口和控制器。與JTAG 接口兼容的器件可以是微處理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、ASIC 或其它符合IEEE1149.1 規(guī)的芯片。IEEE1149.1 標(biāo)準(zhǔn)中規(guī)定對(duì)應(yīng)于數(shù)字集成電路芯片的每個(gè)引腳都設(shè)有一個(gè)移位寄存單元，稱為邊界掃描單元BSC。它將JTAG 電路與核邏輯電路聯(lián)系起來，同時(shí)隔離核邏輯電路和芯片

45、引腳。由集成電路的所有邊界掃描單元構(gòu)成邊界掃描寄存器BSR。邊界掃描寄存器電路僅在進(jìn)行JTAG 測(cè)試時(shí)有效，在集成電路正常工作時(shí)無效，不影響集成電路的功能。JTAG接口原理圖如圖4-9所示。圖4-9 JTAG配置接口電路原理圖4.3.8 RS232串口電路為了更好地選用串口方式與計(jì)算機(jī)進(jìn)行數(shù)據(jù)傳輸，我們還設(shè)計(jì)了RS232串口電路。RS232是個(gè)人計(jì)算機(jī)上的通訊接口之一，由電子工業(yè)協(xié)會(huì)(Electronic Industries Association，EIA) 所制定的異步傳輸標(biāo)準(zhǔn)接口。通常 RS-232 接口以9個(gè)接腳 (DB-9) 或是25個(gè)接腳 (DB-25) 的型態(tài)出現(xiàn)，一般個(gè)人計(jì)算機(jī)

46、上會(huì)有兩組 RS-232 接口，分別稱為 COM1 和 COM2。RS232接口的電平是5v，與FPGA的部電平不兼容，必須進(jìn)行電平兼容性轉(zhuǎn)換，而進(jìn)行電平轉(zhuǎn)換常常使用的芯片是MAX232。MAX232芯片是美信公司專門為電腦的RS-232標(biāo)準(zhǔn)串口設(shè)計(jì)的接口電路,使用+5v單電源供電。部結(jié)構(gòu)基本可分三個(gè)部分：第一部分是電荷泵電路。由1、2、3、4、5、6腳和4只電容構(gòu)成。功能是產(chǎn)生+12v和-12v兩個(gè)電源，提供給RS-232串口電平的需要。第二部分是數(shù)據(jù)轉(zhuǎn)換通道。由7、8、9、10、11、12、13、14腳構(gòu)成兩個(gè)數(shù)據(jù)通道。其中13腳（R1IN）、12腳（R1OUT）、11腳（T1IN）、14

47、腳（T1OUT）為第一數(shù)據(jù)通道。8腳（R2IN）、9腳（R2OUT）、10腳（T2IN）、7腳（T2OUT）為第二數(shù)據(jù)通道。TTL/CMOS數(shù)據(jù)從T1IN、T2IN輸入轉(zhuǎn)換成RS-232數(shù)據(jù)從T1OUT、T2OUT送到電腦DB9插頭；DB9插頭的RS-232數(shù)據(jù)從R1IN、R2IN輸入轉(zhuǎn)換成TTL/CMOS數(shù)據(jù)后從R1OUT、R2OUT輸出。第三部分是供電。15腳GND、16腳VCC（+5v）。由RS232接口和MAX232芯片組成的電路原理圖如圖4-10所示。圖4-10 RS232接口電路原理圖4.3.9 數(shù)碼管電路數(shù)碼管是一種半導(dǎo)體發(fā)光器件，其基本單元是發(fā)光二極管。4.3.9.1、數(shù)碼管的

48、分類數(shù)碼管按段數(shù)分為七段數(shù)碼管和八段數(shù)碼管，八段數(shù)碼管比七段數(shù)碼管多一個(gè)發(fā)光二極管單元（多一個(gè)小數(shù)點(diǎn)顯示）；按能顯示多少個(gè)“8”可分為1位、2位、4位等等數(shù)碼管；按發(fā)光二極管單元連接方式分為共陽極數(shù)碼管和共陰極數(shù)碼管。共陽數(shù)碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極(COM)的數(shù)碼管。共陽數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極COM接到+5V，當(dāng)某一字段發(fā)光二極管的陰極為低電平時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陰極為高電平時(shí)，相應(yīng)字段就不亮。共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極(COM)的數(shù)碼管。共陰數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極COM接到地線GND上，當(dāng)某一字段發(fā)光二極管的陽極為高電平

49、時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陽極為低電平時(shí)，相應(yīng)字段就不亮。4.3.9.2、數(shù)碼管的驅(qū)動(dòng)方式數(shù)碼管要正常顯示，就要用驅(qū)動(dòng)電路來驅(qū)動(dòng)數(shù)碼管的各個(gè)段碼，從而顯示出我們要的數(shù)字，因此根據(jù)數(shù)碼管的驅(qū)動(dòng)方式的不同，可以分為靜態(tài)式和動(dòng)態(tài)式兩類。 靜態(tài)顯示驅(qū)動(dòng)：靜態(tài)驅(qū)動(dòng)也稱直流驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由一個(gè)單片機(jī)的I/O端口進(jìn)行驅(qū)動(dòng)，或者使用如BCD碼二-十進(jìn)制譯碼器譯碼進(jìn)行驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)的優(yōu)點(diǎn)是編程簡(jiǎn)單，顯示亮度高，缺點(diǎn)是占用I/O端口多，如驅(qū)動(dòng)5個(gè)數(shù)碼管靜態(tài)顯示則需要5×840根I/O端口來驅(qū)動(dòng)，要知道一個(gè)89S51單片機(jī)可用的I/O端口才32個(gè)呢：），實(shí)際應(yīng)用時(shí)必須增加

50、譯碼驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)，增加了硬件電路的復(fù)雜性。 動(dòng)態(tài)顯示驅(qū)動(dòng)：數(shù)碼管動(dòng)態(tài)顯示接口是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的8個(gè)顯示筆劃"a,b,c,d,e,f,g,dp"的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極COM增加位選通控制電路，位選通由各自獨(dú)立的I/O線控制，當(dāng)單片機(jī)輸出字形碼時(shí)，所有數(shù)碼管都接收到一樣的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于單片機(jī)對(duì)位選通COM端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開，該位就顯示出字形，沒有選通的數(shù)碼管就不會(huì)亮。通過分時(shí)輪流控制各個(gè)數(shù)碼管的的COM端，就使各個(gè)數(shù)碼管輪流受控顯示，這就

51、是動(dòng)態(tài)驅(qū)動(dòng)。在輪流顯示過程中，每位數(shù)碼管的點(diǎn)亮?xí)r間為12ms，由于人的視覺暫留現(xiàn)象與發(fā)光二極管的余輝效應(yīng)，盡管實(shí)際上各位數(shù)碼管并非同時(shí)點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一組穩(wěn)定的顯示數(shù)據(jù)，不會(huì)有閃爍感，動(dòng)態(tài)顯示的效果和靜態(tài)顯示是一樣的，能夠節(jié)省大量的I/O端口，而且功耗更低。本開發(fā)板設(shè)計(jì)采用的是靜態(tài)顯示八段數(shù)碼管，每一個(gè)數(shù)碼管的每一個(gè)管腳都對(duì)應(yīng)著一個(gè)FPGA芯片管腳，其電路原理圖如圖4-11所示。圖4-11 一位八段數(shù)碼管電路原理圖4.3.10 LED指示燈電路發(fā)光二極管簡(jiǎn)介發(fā)光二極管(LightEmittingDiode,LED)，是一種半導(dǎo)體組件。初時(shí)多用作為指示燈、顯示板等；隨

52、著白光LED的出現(xiàn)，也被用作照明。它被譽(yù)為21世紀(jì)的新型光源，具有效率高，壽命長(zhǎng)，不易破損等傳統(tǒng)光源無法與之比較的優(yōu)點(diǎn)。加正向電壓時(shí)，發(fā)光二極管能發(fā)出單色、不連續(xù)的光，這是電致發(fā)光效應(yīng)的一種。改變所采用的半導(dǎo)體材料的化學(xué)組成成分，可使發(fā)光二極管發(fā)出在近紫外線、可見光或紅外線的光。1955年，美國(guó)無線電公司（RadioCorporationofAmerica）的魯賓布朗石泰（RubinBraunstein）（1922年生）首次發(fā)現(xiàn)了砷化鎵(GaAs)與其它半導(dǎo)體合金的紅外放射作用。1962年，通用電氣公司的尼克何倫亞克（NickHolonyakJr.）（1928年生）開發(fā)出第一種實(shí)際應(yīng)用的可見光

53、發(fā)光二極管。LED（Light Emitting Diode），發(fā)光二極管，是一種固態(tài)的半導(dǎo)體器件，它可以直接把電轉(zhuǎn)化為光。LED的心臟是一個(gè)半導(dǎo)體的晶片，晶片的一端附在一個(gè)支架上，一端是負(fù)極，另一端連接電源的正極，使整個(gè)晶片被環(huán)氧樹脂封裝起來。半導(dǎo)體晶片由兩部分組成，一部分是P型半導(dǎo)體，在它里面空穴占主導(dǎo)地位，另一端是N型半導(dǎo)體，在這邊主要是電子。但這兩種半導(dǎo)體連接起來的時(shí)候，它們之間就形成一個(gè)“P-N結(jié)”。當(dāng)電流通過導(dǎo)線作用于這個(gè)晶片的時(shí)候，電子就會(huì)被推向P區(qū)，在P區(qū)里電子跟空穴復(fù)合，然后就會(huì)以光子的形式發(fā)出能量，這就是LED發(fā)光的原理。而光的波長(zhǎng)也就是光的顏色，是由形成P-N結(jié)的材料決定

54、的。發(fā)光二極管原理發(fā)光二極管是一種特殊的二極管。和普通的二極管一樣，發(fā)光二極管由半導(dǎo)體芯片組成，這些半導(dǎo)體材料會(huì)預(yù)先通過注入或摻雜等工藝以產(chǎn)生pn結(jié)結(jié)構(gòu)。與其它二極管一樣，發(fā)光二極管中電流可以輕易地從p極（陽極）流向n極（負(fù)極），而相反方向則不能。兩種不同的載流子：空穴和電子在不同的電極電壓作用下從電極流向pn結(jié)。當(dāng)空穴和電子相遇而產(chǎn)生復(fù)合，電子會(huì)跌落到較低的能階，同時(shí)以光子的方式釋放出能量。它所發(fā)出的光的波長(zhǎng)，與其顏色，是由組成pn結(jié)的半導(dǎo)體物料的禁帶能量所決定。由于硅和鍺是間接禁帶材料，在這些材料中電子與空穴的復(fù)合是非輻射躍遷，此類躍遷沒有釋出光子，所以硅和鍺二極管不能發(fā)光。發(fā)光二極管所用

55、的材料都是直接禁帶型的，這些禁帶能量對(duì)應(yīng)著近紅外線、可見光、或近紫外線波段的光能量。在發(fā)展初期，采用砷化鎵(GaAs)的發(fā)光二極管只能發(fā)出紅外線或紅光。隨著材料科學(xué)的進(jìn)步，人們已經(jīng)制造出可發(fā)出更短波長(zhǎng)的、各種顏色的發(fā)光二極管。以下是傳統(tǒng)發(fā)光二極管所使用的無機(jī)半導(dǎo)體物料和所它們發(fā)光的顏色：鋁砷化稼(AlGaAs)-紅色與紅外線鋁磷化稼(AlGaP)-綠色aluminiumgalliumindiumphosphide(AlGaInP)-高亮度的橘紅色，橙色，黃色，綠色磷砷化稼(GaAsP)-紅色，橘紅色，黃色磷化稼(GaP)-紅色，黃色，綠色氮化鎵(GaN)-綠色，翠綠色，藍(lán)色銦氮化稼(InGaN

56、)-近紫外線，藍(lán)綠色，藍(lán)色碳化硅(SiC)(用作襯底)-藍(lán)色硅(Si)(用作襯底)-藍(lán)色(開發(fā)中)藍(lán)寶石(Al2O3)(用作襯底)-藍(lán)色 zincselenide(ZnSe)-藍(lán)色鉆石(C)-紫外線氮化鋁(AlN),aluminiumgalliumnitride(AlGaN)-波長(zhǎng)為遠(yuǎn)至近的紫外線發(fā)光二極管電路發(fā)光二極管只要給它一個(gè)合適的正向驅(qū)動(dòng)電壓就能使它發(fā)出特定的光來，為了對(duì)發(fā)光二極管進(jìn)行保護(hù)，防止過大的電壓和電流加載在二極管上而燒毀發(fā)光二極管，往往需要在二極管上串聯(lián)一個(gè)分壓電阻。發(fā)光二極管的電路如圖4-12所示。 圖4-12 LED發(fā)光二極管電路原理圖4.3.11蜂鳴器4.3.11.1蜂鳴器的介紹1蜂鳴器的作用 蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計(jì)算機(jī)、打印機(jī)、復(fù)印機(jī)、報(bào)警器、電子玩具、汽車電子設(shè)備、機(jī)、定時(shí)器等電子產(chǎn)品中作發(fā)聲器件。2蜂鳴器的分類 蜂鳴器主要分為壓電式蜂鳴器和電磁式蜂鳴器兩種類型。3蜂鳴器的電路圖形符號(hào) 蜂