第3章_門電路課后答案

1、數(shù)字電子技術(shù)基礎(chǔ)參考答案 第二章第三章 門 電 路【題3.1】 在圖3.2.5所示的正邏輯與門和圖3.2.6所示的正邏輯或門電路中,若改用負(fù)邏輯,試列出它們的邏輯真值表,并說(shuō)明Y和A,B之間是什么邏輯關(guān)系。圖3.2.5的負(fù)邏輯真值表ABY111101011000圖3.2.6的負(fù)邏輯真值表ABY111100010000【題3.5】已知CMOS門電路的電源電壓，靜態(tài)電源電流，輸入信號(hào)為200的方波（上升時(shí)間和下降時(shí)間可忽略不計(jì)），負(fù)載電容，功耗電容，試計(jì)算它的靜態(tài)功耗、動(dòng)態(tài)功耗、總功耗和電源平均電流?！窘狻快o態(tài)功耗 動(dòng)態(tài)功耗 總功耗 電源平均電流 【題3.5】已知CMOS門電路工作在5V電源電壓下

2、的靜態(tài)電源電流，在負(fù)載電容，輸入信號(hào)頻率為500的方波時(shí)的總功耗為1.56mW試計(jì)算該門電路的功耗電容的數(shù)值。【解】首先計(jì)算動(dòng)態(tài)功耗 根據(jù)得 【題3.7】 試分析圖P3.7 中各電路的邏輯功能，寫出輸出邏輯函數(shù)式?！窘狻浚╝）（b）（c）【題3.11】 在圖P3.11的三極管開關(guān)電路中,若輸入信號(hào)的高、低電平分別為,試計(jì)算在圖中標(biāo)注的參數(shù)下能否保證時(shí)三極管飽和導(dǎo)通、時(shí)三極管可靠地截止？三極管的飽和導(dǎo)通壓降,飽和導(dǎo)通內(nèi)阻。如果參數(shù)配合不當(dāng)，則在電源電壓和不變的情況下，應(yīng)如何修改電路參數(shù)？【解】利用戴維寧定理接至基極與發(fā)射極間的外電路化簡(jiǎn)為由等效電壓和等效電阻串聯(lián)的回路，如圖A3.11(a)所示。

3、其中，若則故三極管處于截止?fàn)顟B(tài)，。若，則而臨界飽和基極電流?？梢?jiàn)，三極管不飽和，為了使三極管在時(shí)能飽和導(dǎo)通，可以減小的阻值或用值更大的三極管?！绢}3.12】 在圖P3.12兩個(gè)電路中,試計(jì)算當(dāng)輸入分別接0V,5V和懸空時(shí)輸出電壓的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后V，電路參數(shù)如圖中所注。三極管的飽和導(dǎo)通壓降,飽和導(dǎo)通內(nèi)阻?！窘狻慨?dāng)輸入斷懸空時(shí)，用戴維寧定理可將接至與發(fā)射極間的外電路等效地化為由和串聯(lián)的單回路，如圖A3.12(b)所示。 其中。所以。而 故 三極管處于飽和導(dǎo)通狀態(tài)，。當(dāng)輸入端接有時(shí)，仍將接至基極與發(fā)射極間的外電路簡(jiǎn)化為與串聯(lián)的形式，如圖A3.1(c)所示。其中

4、。若則三極管截止，。 若，則。可見(jiàn) 三極管飽和導(dǎo)通，?！绢}3.13】試分析圖P3.13中各電路的邏輯功能，寫出輸出邏輯函數(shù)式?！窘狻浚╝） （b）（c） （OC門）（d） 當(dāng) （三態(tài)輸出的反相器）高阻態(tài) 當(dāng)【題3.16】 在圖P3.16 有74系列TTL與非門組成的電路中,計(jì)算門能驅(qū)動(dòng)多少同樣的與非門。要求輸出的高，低電平滿足與非門的輸入電流為時(shí)輸出電流最大值為時(shí)輸出電流最大值為的輸出電阻可忽略不計(jì)。【解】 當(dāng)V時(shí)，可求得當(dāng)時(shí)，可求得故能驅(qū)動(dòng)5個(gè)同樣的與非門?！绢} 3.17 】在圖P3.17有74系列或非門組成的電路中，試求門能驅(qū)動(dòng)多少個(gè)同樣的或非門。要求輸出的高、低電平滿足?；蚍情T每個(gè)輸入端

5、的輸入電流為。時(shí)輸出電流的最大值為時(shí)的輸出電流的最大值為，的輸出電阻可忽略不計(jì)?！窘狻?當(dāng)時(shí)，可以求得當(dāng)時(shí)，又可求得故能驅(qū)動(dòng)5個(gè)同樣的或非門?！绢}3.18】 試說(shuō)明在下列情況下，用萬(wàn)用電表測(cè)量圖P3.18的V12端得到的電壓各為多少：（1） v11懸空；（2） v11低電平（0.2 V）；（3） v11高電平（3.2V）；（4） v11經(jīng)51 電阻接地；（5） v11經(jīng)10 k 電阻接地。圖中的與非門為74系列的TTL電路，萬(wàn)用電表使用5V量程，內(nèi)阻為20 k /V?！窘狻?這時(shí)相當(dāng)于v12 端經(jīng)過(guò)一個(gè)100 k 的電阻接地。假定與非門輸入端多發(fā)射極三極管每個(gè)發(fā)射結(jié)的導(dǎo)通壓降均為0.7V，則有

6、（1） v12 1.4V（2） v12 0.2V（3） v12 1.4V（4） v12 0 V（5） v12 1.4V【題3.19】 若將上題中的與非門改為74系列TTL或非門，試用在上列五種情況下測(cè)得的v12各為多少？【解】 由圖3.4.22可見(jiàn)，在或非門中兩個(gè)輸入端電平互不影響，故v12 始終為1.4V。【題3.21】 在圖P3.21 電路中和C構(gòu)成輸入濾波電路。當(dāng)開關(guān)S閉合時(shí)，要求門電路的輸入電壓當(dāng)開關(guān)S斷開時(shí)，要求門電路的輸入電壓試求和的最大允許阻值。 為74LS系列TTL反相器，它們的高電平輸入電流 低電平輸入電流?！窘狻慨?dāng)S閉合時(shí)被短路，故有當(dāng)S短開時(shí)，門電路的高電平輸入電流流經(jīng)和

7、，故得到因此【題3.22】 試?yán)L出圖P3.22電路的高電平輸出特性和低電平輸出特性。已知VCC =5V，RL =1 k。OC門截止時(shí)輸出管的漏電流IOH =200Ua。v1=VIH時(shí)OC門輸出管飽和導(dǎo)通，在iLILM的范圍內(nèi)導(dǎo)通內(nèi)阻小于20 ?！窘狻?輸出高電平時(shí)。當(dāng)iL=0時(shí)，vO=4.6V，如圖A3.22所示。只有一個(gè)OC門輸出管導(dǎo)通時(shí)，輸出低電平為【題3.23】 計(jì)算圖P3.23電路中上拉電阻的阻值范圍。其中、是74LS系列OC門，輸出管截止時(shí)的漏電流，輸出低電平時(shí)允許的最大負(fù)載電流。、為74LS系列與非門，它們的輸入電流為。OC門的輸出高、低電平應(yīng)滿足、。【解】故應(yīng)取?！绢}3.25】圖

8、P3.25是一個(gè)繼電器線圈驅(qū)動(dòng)電路。要求在時(shí)三極管T截止，而時(shí)三極管T飽和導(dǎo)通。已知OC門輸出管截止時(shí)的漏電流，導(dǎo)通時(shí)允許流過(guò)的最大電流，管壓降小于0.1V。三極管，繼電器線圈內(nèi)阻240，電源電壓12V、，試求的阻值范圍?！窘狻浚?）根據(jù)時(shí)三極管需飽和導(dǎo)通的要求，計(jì)算的最大允許值。由圖A3.25（a）可知，此時(shí)應(yīng)滿足故得。（2）根據(jù)時(shí)三極管應(yīng)截止，計(jì)算的最小允許值。由圖A3.25（b）可知，這時(shí)，故得。所以應(yīng)取?！绢} 3.26】在圖P3.26（a）電路中已知三極管導(dǎo)通時(shí)，飽和壓降，三極管的電流放大系數(shù)。OC門輸出管截止時(shí)的漏電流約為，導(dǎo)通時(shí)允許的最大負(fù)載電流為16mA，輸出低電平。均為74系列

9、TTL電路，其中為反相器，和是與非門，是或非門，它們的輸入特性如圖P3.26（b）所示。試問(wèn)（1） 在三極管集電極輸出的高、低電壓滿足、的條件下，的取值范圍有多大？（2）若將OC門改成推拉式輸出的TTL門電路，會(huì)發(fā)生什么問(wèn)題？【解】 （1）根據(jù)三極管飽和導(dǎo)通時(shí)的要求可求得RB的最大允許值。三極管的臨界飽和基極電流應(yīng)為故得到。又根據(jù)OC門導(dǎo)通時(shí)允許的最大負(fù)載電流為16mA，可求得Rn的最小允許值。故應(yīng)取0.29 k RB30.7 k 。（2）若將OC門直接換成推拉式輸出的TTL門電路，則TTL門電路輸出高電平時(shí)為低內(nèi)阻，而且三極管的發(fā)射結(jié)導(dǎo)通時(shí)也是低內(nèi)阻，因此可能因電流過(guò)大而使TTL門電路和三極

10、管受損?！绢}3.27】 計(jì)算圖P3.27電路中接口電路輸出端的高、低電平，并說(shuō)明接口電路參數(shù)的選擇是否合理。CMOS或非門的電源電壓，空載輸出的高、低電平分別為、，門電路的輸出電阻小于。TTL與非門的高電平輸入電流，低電平輸入電流?！窘狻?（1） CMOS或非門輸出為高電平時(shí)，由圖P3.27可得到三極管臨界飽和的基極電流為可見(jiàn)，故三極管處于飽和導(dǎo)通狀態(tài)，。（2） CMOS或非門輸出為低電平時(shí)，三極管截止，因此得到由此可知，接口電路的參數(shù)選擇合理?！绢}3.28】 圖P3.28是用TTL電路驅(qū)動(dòng)CMOS電路的實(shí)例，試計(jì)算上拉電阻的取值范圍。TTL與非門在時(shí)的最大輸出電流為，輸出端的管截止時(shí)有的漏電

11、流。CMOS或非門的輸入電流可以忽略。要求加到CMOS或非門輸入端的電壓滿足。給定電源電壓?！窘狻?（1）根據(jù)的要求和TTL與非門的截止漏電流可求得的最大允許值（1） 根據(jù)及TTL與非門的最大負(fù)載電流可以求出的最小允許值故應(yīng)取?！绢}3.29】試說(shuō)明下列各種門電路中哪些可以將輸入端并聯(lián)使用（輸入端的狀態(tài)不一定相同）。（1） 具有推拉式輸出級(jí)的TTL電路；（2） TTL電路的OC門；（3） TTL電路的三態(tài)輸出門；（4） 普通的CMOS門；（5） 漏極開路輸出的CMOS門；（6） CMOS電路的三態(tài)輸出門?！窘狻?（1）、（4）不能，（2）、（3）、（5）、（6）可以?！绢}3.13】 在圖P3.1

12、3電路中，為保證vO1 =0.2V時(shí)v12 0.5V，試計(jì)算G1和G2為74系列，74H系列，74S系列，74LS系列與非門時(shí)R的最大允許值。74系列，74H系列，74S系列，74LS系列與非門的電路結(jié)構(gòu)和電路參數(shù)詳見(jiàn)圖3.4.20、圖3.4.34、圖3.4.37、圖3.4.39?！窘狻?對(duì)74系列，74H系列，74S系列而言，輸入端的電路結(jié)構(gòu)如圖A3.13（a）所示，R的最大允許值為 已知74系列TTL與非門的RI為4 k ，代入上式得到R=316 。而74H系列，74S系列的為，代入上式得到。 對(duì)74LS系列而言，輸入端的電路結(jié)構(gòu)如圖A3.13（b）所示，R的最大允許值為：其中為輸入端SB

13、D的導(dǎo)通壓降，約為0.4V，20。故得到?！绢}3.15】 雙極型數(shù)字集成電路有哪些類型？各有什么特點(diǎn)？【解】見(jiàn)本章第3.5節(jié)?！绢}3.16】若將圖P3.10中的門電路改為CMOS與非門，試說(shuō)明當(dāng)為題3.10給出的五種狀態(tài)時(shí)測(cè)得的各等于多少？【解】因?yàn)镃MOS與非門的兩個(gè)輸入端都有獨(dú)立的輸入緩沖器，所以兩個(gè)輸入端的電平互不影響。端經(jīng)電壓表的內(nèi)阻接地，故0?！绢}3.18】 在CMOS電路中有時(shí)采用圖P3.18（a）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出的邏輯式。已知電源電壓，二極管的正向?qū)▔航禐?.7V。【解】（a） （b）（c）（d）【題3.19】 上題中使用的擴(kuò)展方法能否用于TTL門電路？試說(shuō)明理由?！窘狻?不能用于TTL電路。在圖（a）電路中，當(dāng)C、D、E任何一個(gè)為低電平時(shí)，分立器件與門的輸出將高于TTL與非門的值，相當(dāng)于TTL電路的邏輯1狀態(tài)，分立器件的與門已不能實(shí)現(xiàn)與的邏輯功能了。同理，圖（d）電路也不能用于TTL電路。 在圖（b）電路中，當(dāng)C、D、E均為低電平時(shí)，三個(gè)二極管截止。TTL或非門輸入端對(duì)地