《數(shù)字設計原理與實踐》第二章組合邏輯電路分析與設計

1、笫二章 組合邏輯電路 分析 與 設計本章主要內容:1. 五種 基本組合邏輯電路;2. 組合邏輯電路的特點;3. 組合邏輯電路的分析;4. 組合邏輯電路的設計 ;5. 組合邏輯電路的冒險與競爭及其消除的方法。3. 1 組合邏輯電路的概念、種類及特點一 . 組合邏輯電路的定義1. 定義: 邏輯電路任何時刻的輸出輸出 Y 僅取決于該時刻輸入, 而與電路的原狀態(tài)無關(無反饋 ,稱這樣的邏輯電路為組合邏輯電路。2. 解說框圖: n11-n x x x 10-m Y Y Y m組合邏輯原理框圖n 輸入變量總數(shù); m 輸出變量總數(shù)。通常 :m n 2 二、組合邏輯電路結購上的兩大特點1. 輸出和輸入間不存在

2、反饋通路,所以輸出不影響輸入;2. 電路中不存在含存儲信號的記憶單元。所以,電路的輸出僅取決于該時刻的輸入,和電路原狀態(tài)無關。三、組合邏輯電路的主要種類(五種1. 編碼器;2. 譯碼器;3. 數(shù)據(jù)選擇器;4. 加法器;5. 數(shù)據(jù)比較器;3. 2 組合邏輯電路的分析方法一、分析步驟(1 逆向推論 (2 化簡、變換由 邏輯圖最簡邏輯與或式(3 寫出 (4 由 公式、定理真值表 說明電路邏輯功能或者特點二、應用舉例例1. 寫出圖示電路的邏輯函數(shù)式,說明電路的邏輯功能: 解:(1 ' ' ' (' ' (B A B B A A F += 德 摩根定理 (2 (

3、' (' (B A B A B A += 還原律=B A B A +' (分配律B A B A +=' ' (同或門。其邏輯功能選擇:A=B(3 列真值表 (4邏輯功能:同或;選擇A=B的輸入狀態(tài)。3. 3 組合邏輯電路的一般設計方法一、設計步驟(1 設置變量 (2邏輯問題 確定 因、果變量 二值 邏輯 狀態(tài) 賦值(3 (4 (5 列 出 真值表 (或卡諾圖 邏輯 函數(shù) 式 (用小規(guī)模門電路 (7化簡 函數(shù)式 邏輯 電路 圖 選定器件 類型(7 變換 函數(shù)式 邏輯 電路 圖(用 MST 組合器件或 PLD 可編程邏輯器件二、應用舉例例1. 用與非門實現(xiàn)三

4、變量判奇電路設計。解:(1 設:輸入變量為 A、B、C輸出變量為 F(2 賦值:0 無輸入A、B、C=1 有輸入0 非奇數(shù)F =1 奇 數(shù)(3 列真值表真值表 卡諾圖 由卡諾圖可見:函數(shù)已是最簡,無最小項相鄰。(4 C B A C B A C B A C B A F +=' ' ' ' ' '' ' ' ( ' ' (' C B C B A C B C B A += (5 A 還原律 將 與或 式轉換成 與非 式的主要思路反演律' ' ' ' ' ('

5、 ' ' ' (' C B C B A C B C B A F +=' ' ' ' ' (' ' ' (' (C B C B A C B C B A += ' ' ' ' (' ' (' ' ' (' ' (' (C B C B A C B C B A =(6 繪制邏輯電路圖(常用逆向推理方式繪制,將繪制時間縮到最斷 . 3. 4 編碼器和譯碼器一、編碼和譯碼的概念轉換成將 非二進制 信息二進制代

6、碼 的過程(或者說邏輯稱 編碼 。完成編碼功能的器件稱為 編碼器 。轉換成將二進制代碼 非二進制 信息碼 的過程成為 譯碼 。完成譯碼功能的器件稱為 譯碼器 。顯然, 編碼 和 譯碼 是 互逆 的。二進制 信息:每一個高、低電平信號。二、二進制編碼器 (普通編碼器 優(yōu)先編碼器1.優(yōu)先編碼的特點:(1輸出邏輯位數(shù) n ,可以表示 n 2 個輸入信息。n2 編碼 結構示意圖(2輸出變量 Y i 有權位高低、輸入變量 X j 有級別高低。 (3輸入變量相互之間的排斥性與邏輯優(yōu)先編碼。三、譯碼器1. 二進制譯碼器(1二進制譯碼器組成結構示意圖: (2每一個輸出位對應一組二進制碼, 即:i i m F

7、= ;(3輸入碼有權位高低、輸出碼有對應位的級別高低; (4 譯碼器輸出變量是互相排斥的, 每一組合輸入狀態(tài)對應的全輸出狀態(tài)中僅 有一個輸出狀態(tài)取值是“ 0” 。 即: i m i F = 02. 譯碼器的設計(1試設計一個二進制代碼的譯碼器,輸出以低電平有效。用與非門實現(xiàn)。解: 1確定輸出的位數(shù): m n 2; 4=m 。 2列真值表 3寫出函數(shù)式,并且進行化簡:0F =01A A 1F =01A A 2=01A A3F =21A A 4畫出邏輯圖 3. 實用二進制譯碼器 74LS138、 74LS42、 74481 . 74LS138 :(1 3線 8線 譯碼器(TTL 電路 IC (2

8、邏輯電路圖(見 P146 圖 3.3.8(3 邏輯函數(shù)式:1230120S S S A A A F = 1230121S S S A 1230122S S S A A A F = 1230123S S S A A A F = 1230124S S S A A A F = 1230125S S S A A A F = 1230126S S S A A A F = 1230127S S S A A A F =(4電路特點: 使能端 3個 1S 、 2S 、 3S321321S S S S S S S += = 321S S S1 (32S S +=11=S i i m F =0 S =0 (32S

9、 S +=0; 01=S i i m F =12 . 74LS42 原理同上,但沒有使能選擇端3 . 7448 原理同上,組合方式改變。(1 7448IC 將二進制數(shù)字信號轉換成一位十進制數(shù)碼顯示專用 IC 。(2 LED 數(shù)字顯示原理: (3二進制數(shù)字信號轉換成一位十進制數(shù)碼顯示真值表: (4 卡諾圖 (5 邏輯函數(shù)式 講稿本 數(shù)字設計原理與實踐 數(shù)字設計原理與實踐 劉布民編寫執(zhí)筆 2編碼器的設計 【1】普通編碼器的設計 】 試設計一個二進制編碼器。 共計八個，變量相互排斥， 試設計一個二進制編碼器。輸入 I0 、I1 、 、I7 共計八個，變量相互排斥， 進行編碼，輸出以正邏輯表示， 限制）要求用與非門實現(xiàn)。 （限制 （ 對 Ii = 1 進行編碼，輸出以正邏輯表示，