第17章 觸發(fā)器

1、第第17章章 時序邏輯電路時序邏輯電路17.1 概述概述 17.2 觸發(fā)器觸發(fā)器 R-S觸發(fā)器觸發(fā)器 D觸發(fā)器觸發(fā)器 JK觸發(fā)器觸發(fā)器17.3 寄存器和計數(shù)器寄存器和計數(shù)器17.1 概述概述觸發(fā)器的功能：觸發(fā)器的功能：形象地說，形象地說， 它具有它具有“一觸即發(fā)一觸即發(fā)”的的功能。在輸入信號的作用下，它能夠從一種狀功能。在輸入信號的作用下，它能夠從一種狀態(tài)態(tài) ( 0 或或 1 )轉變成另一種狀態(tài)轉變成另一種狀態(tài) ( 1 或或 0 )。觸發(fā)器的特點：觸發(fā)器的特點：有記憶功能的邏輯部件。輸出狀態(tài)有記憶功能的邏輯部件。輸出狀態(tài)不只與現(xiàn)時的輸入有關，還與原來的輸出狀態(tài)不只與現(xiàn)時的輸入有關，還與原來的輸

2、出狀態(tài)有關。有關。觸發(fā)器的分類：觸發(fā)器的分類：按功能分：按功能分：有有R-S觸發(fā)器、觸發(fā)器、D型觸發(fā)器、型觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T型等；型等；按觸發(fā)方式劃分：按觸發(fā)方式劃分：有電平觸發(fā)方式、主從有電平觸發(fā)方式、主從觸發(fā)方式和邊沿觸發(fā)方式觸發(fā)方式和邊沿觸發(fā)方式 。17.2 觸發(fā)器觸發(fā)器17.2.1 R-S觸發(fā)器觸發(fā)器&RDSDQQRD RESET直接復位端直接復位端S D SET直接置位端直接置位端Q, Q 輸出端輸出端 1. 基本的基本的R-S觸發(fā)器觸發(fā)器組成：用組成：用2個與非門個與非門(或或非門或或非門)構成構成若原狀態(tài)：若原狀態(tài)：10QQ輸出仍保持：輸出仍保持：10QQ11

3、001010若原狀態(tài)：若原狀態(tài)：01QQ01111010輸出變?yōu)椋狠敵鲎優(yōu)椋?0QQ若原狀態(tài)：若原狀態(tài)：10QQ10101011輸出變?yōu)椋狠敵鲎優(yōu)椋?1QQ若原狀態(tài)：若原狀態(tài)：01QQ00110101輸出保持：輸出保持：01QQ若原狀態(tài)：若原狀態(tài)：10111001輸出保持原狀態(tài)：輸出保持原狀態(tài)：01QQ01QQ若原狀態(tài)：若原狀態(tài)：10QQ01110110輸出保持原狀態(tài)：輸出保持原狀態(tài)：10QQR-S觸發(fā)器真值表觸發(fā)器真值表RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確定不確定 指指RD、SD同時從同時從00變變成成11時時, 輸出端

4、狀態(tài)不定輸出端狀態(tài)不定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10設計電路時此種情況設計電路時此種情況應避免應避免R-S 觸發(fā)器特點觸發(fā)器特點:(1) 具有兩個穩(wěn)態(tài)具有兩個穩(wěn)態(tài)(Q=0,Q=1或或Q=1,Q=0), 稱為稱為 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器.(2) 可觸發(fā)使之翻轉可觸發(fā)使之翻轉 (使使RD、SD之一為之一為0時可翻轉時可翻轉).(3) 具有記憶功能具有記憶功能(RD、SD都為都為1時，保持原來狀態(tài)時，保持原來狀態(tài)).R-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&RDS

5、DQQ+5V+5V4.7k 4.7k KR-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k 4.7k KR-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脈沖正脈沖負脈沖負脈沖2 同步同步RS觸發(fā)器觸發(fā)器QQRDSDabRDSDcdRSCP“ 同步同步 ”的含義：由時鐘的含義：由時鐘CP決定決定R、S能否對輸能否對輸出端起控制作用。出端起控制作用。直接清零端直接清零端直接置位端直接置位端輸出端輸出端輸入端輸入端QQRDSDabRDSDcdRSCP平時常平時常為為 1

6、平時常平時常為為 1直接清零端直接清零端直接置位端直接置位端直接清零端、置位端的處理：直接清零端、置位端的處理：2. 2. 時鐘控制電平觸發(fā)的時鐘控制電平觸發(fā)的R-SR-S觸發(fā)器觸發(fā)器觸發(fā)器功能表觸發(fā)器功能表&RDSDQQ&RSCPCP: 時鐘脈沖時鐘脈沖(Clock Pulse) R、S控制端控制端CP R S Q n+1 說明說明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持時鐘控制時鐘控制電平觸發(fā)電平觸發(fā)的的R-SR-S觸發(fā)器觸發(fā)器( (續(xù)續(xù)) )時鐘控制時鐘控制 只只有有CP=1時時,輸出

7、輸出端狀態(tài)才能改端狀態(tài)才能改變變電平觸發(fā)電平觸發(fā) 在在CP=1時時,控制端控制端R、S的電的電平平(1或或0)發(fā)生變化時發(fā)生變化時,輸出端狀態(tài)才改變輸出端狀態(tài)才改變CP R S Q n+1 說明說明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持用途用途: D觸發(fā)器和觸發(fā)器和J-K觸發(fā)器的內(nèi)部電路觸發(fā)器的內(nèi)部電路簡化的功能表簡化的功能表R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不不確確定定 由它的功能表可見：由它的功能表可見：在在R、S不相等時，不相等時，Q 服從于服從于 S ! 這是一個值得

8、重視的規(guī)律，有必要進這是一個值得重視的規(guī)律，有必要進一步歸納和進行形象化的表達。一步歸納和進行形象化的表達。R、S不相等時，不相等時，信息傳送路徑信息傳送路徑的形象化表達的形象化表達 ：cdCPQQabRS1QQRSCCP 該電路的該電路的信息傳送規(guī)律信息傳送規(guī)律在今后的學習過程中，將在今后的學習過程中，將會會多次使用多次使用。電位觸發(fā)方式電位觸發(fā)方式電位電位觸發(fā)觸發(fā)正電位觸發(fā)正電位觸發(fā)負電位觸發(fā)負電位觸發(fā)CP=1 期間翻轉期間翻轉CP=0 期間翻轉期間翻轉電位觸發(fā)的符號電位觸發(fā)的符號CQQCQQ正電位觸發(fā)正電位觸發(fā)負電位觸發(fā)負電位觸發(fā)例：畫出例：畫出RS觸發(fā)器的輸出波形觸發(fā)器的輸出波形 。C

9、PRSQQSetReset使輸出全為使輸出全為1CP撤去后撤去后狀態(tài)不定狀態(tài)不定 同步同步 R-S 觸發(fā)器的小結觸發(fā)器的小結1. 當當CP = 0 時時,無論無論R、S 為何為何種取值組合，輸出端均種取值組合，輸出端均“保保持原態(tài)持原態(tài)”； 2.只有當只有當CP=1 時時,將將c門和門和d門門打開，控制端打開，控制端R、S的取值的取值組合才會在輸出端有所反映，組合才會在輸出端有所反映，即有所謂即有所謂“功能表功能表”。 QQRDSDabcdRSCPQQRDSDRSC邏輯邏輯符號符號 這根紅顏色的線還表這根紅顏色的線還表示一重含義：示一重含義：“高電平有高電平有效效”，即，即 “ 只有在時鐘只有

10、在時鐘 CP1 時，它才表現(xiàn)出應時，它才表現(xiàn)出應有的邏輯功能；如果有的邏輯功能；如果CP0，輸出端，輸出端 Q 則保持原狀則保持原狀態(tài)態(tài)”。邏輯邏輯符號符號 這根綠顏色的線也表這根綠顏色的線也表示一重含義：示一重含義：“低電平有低電平有效效”，即，即 “ 只有在時鐘只有在時鐘 CP0 時，它才表現(xiàn)出應時，它才表現(xiàn)出應有的邏輯功能；如果有的邏輯功能；如果CP1，輸出端，輸出端 Q 則保持原狀則保持原狀態(tài)態(tài)”。QQRDSDRSC17.2.2 D觸發(fā)器觸發(fā)器1. 時鐘控制電平觸發(fā)的時鐘控制電平觸發(fā)的D觸發(fā)器觸發(fā)器CP R S Q n+1 說明說明 1 0 0 Qn 保持保持 1 0 1 1 置置1

11、1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持1D&RDSDQQ&RSCP其他兩種情況不會出現(xiàn)其他兩種情況不會出現(xiàn) 時鐘控制電平觸發(fā)的時鐘控制電平觸發(fā)的D觸發(fā)器觸發(fā)器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1時時, Q n+1=DCP=0時時, 保持原狀保持原狀1DCP&RDSDQQ&D D觸發(fā)器具有觸發(fā)器具有數(shù)據(jù)記憶功能數(shù)據(jù)記憶功能 時鐘控制電平觸發(fā)的時鐘控制電平觸發(fā)的D觸發(fā)器觸發(fā)器1DCP&RDSDQQ&RDSD符號符號RDSDDCPQQ2.維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器B

12、ARDSDQQCEFDDCP符號符號RDSDDCPQQZ1Z2Z3Z4維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器的引腳功能的引腳功能符號符號RD 直接清直接清0端端(復位端復位端) R=0,S=1時時,Q=0SD 直接置直接置1端端(置位端置位端) R=1,S=0時時,Q=1 小圈小圈 表示低電平有效表示低電平有效D數(shù)據(jù)數(shù)據(jù)輸入端輸入端CP時鐘時鐘脈沖脈沖Q、Q 輸出端，輸出端，Q的小圈的小圈 表示是反相輸出端表示是反相輸出端 , 即即Q總是與總是與Q相反相反RDSDDCPQQ維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器的引腳功能的引腳功能(續(xù)續(xù))功能表功能表CP Q n+1 D觸發(fā)方式觸發(fā)方式: 邊沿觸發(fā)邊沿

13、觸發(fā) (時鐘上升沿觸發(fā)時鐘上升沿觸發(fā))功能表說明：功能表說明： 在在CP上升沿時，上升沿時，Q等于等于D；在在CP高電平、低電平和下降沿高電平、低電平和下降沿時，時，Q保持不變保持不變RDSDDCPQQ時鐘下降沿觸發(fā)的時鐘下降沿觸發(fā)的維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器RDSDDCPQQ功能表功能表CP Q n+1 D功能表說明：功能表說明： 在在CP下降沿時，下降沿時，Q等于等于D；在在CP高電平、低電平和上升沿高電平、低電平和上升沿時，時，Q保持不變保持不變同步同步JK觸發(fā)器觸發(fā)器&Q&D1&D2QQ&D3&D4CPJKCdQQR2S2CF從從QQR1

14、S1CF主主CPQQCPKJJK觸發(fā)器觸發(fā)器有兩個輸入有兩個輸入控制端控制端J、K，它的功，它的功能最完善。能最完善。17.2.3 主從型主從型J-K觸發(fā)器觸發(fā)器JK觸發(fā)器觸發(fā)器的功能的功能=0=0被封鎖被封鎖保持原態(tài)保持原態(tài)J=K=0時：時：R2S2CF從從QQR1S1CF主主CPQQCPKJJK觸發(fā)器觸發(fā)器的功能的功能=0=1 Qn=0時時01Qn+1=11J=1，K=0時：時：分兩種情況分兩種情況（Q=0,Q=1）R2S2CF從從QQR1S1CF主主CPQQCPKJJK觸發(fā)器觸發(fā)器的功能的功能=0=1 Qn=1時時1000F主主被封被封保持原態(tài)保持原態(tài)Qn+1 =1R2S2CF從從QQR

15、1S1CF主主CPQQCPKJJK觸發(fā)器觸發(fā)器的功能的功能=1=0Qn+1=0同樣原理：同樣原理：J=0，K=1時：時：R2S2CF從從QQR1S1CF主主CPQQCPKJJK觸發(fā)器觸發(fā)器的功能的功能=1=1J=K=1時：時：R2S2CF從從QQR1S1CF主主CPQQCPKJ符號符號QQRSJKCP 在在CP上升沿時上升沿時,接收接收J、K 信息信息,Q不變化不變化 在在CP下降沿時下降沿時,根據(jù)接收根據(jù)接收到的到的J、K信息，信息，Q變化變化J K Qn+10 0 Qn0 1 01 0 11 1 QnCP主從型主從型JK觸發(fā)器工作波形圖舉例觸發(fā)器工作波形圖舉例J K Qn+10 0 Qn0

16、 1 01 0 11 1 Qn0CPJKQ置置1清清0翻轉翻轉翻轉翻轉CP接收接收JK信號信號Q狀態(tài)狀態(tài)轉變轉變有多個有多個J、K控制端的控制端的J-K觸發(fā)器觸發(fā)器QQRSJ1K1CPJ2K2&JKJ=J1J2K=K1K2例例1：畫出主從畫出主從 JK 觸發(fā)器輸出端波形圖。觸發(fā)器輸出端波形圖。J K Q n+1 0 0 Qn1 1 Qn0 1 0 1 0 1 CPJKQ3. 集成集成D觸發(fā)器介紹觸發(fā)器介紹(1) 集成雙集成雙D觸發(fā)器觸發(fā)器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地地)D觸發(fā)器應用舉例觸發(fā)器應用舉例: 用用D觸發(fā)器觸發(fā)器 將一個時鐘進行將一

17、個時鐘進行2分頻分頻.DCPQQCPCPQQ01RD、SD不用時不用時,甩空甩空或通過或通過4.7k 的電的電阻吊高電平阻吊高電平頻率頻率FQ = FCP/2D觸發(fā)器功能觸發(fā)器功能CP 時，時，Q=D用用2個個2分頻器級聯(lián)組成一個分頻器級聯(lián)組成一個4分頻器分頻器DCPQQDCPQQCP1Q2QF2Q =F1Q /2 = FCP/4(2) 集成集成4D觸發(fā)器觸發(fā)器74LS175特點特點: 一個集成電路中有一個集成電路中有4個個D觸發(fā)器觸發(fā)器, 時鐘時鐘CP公共公共, 清清0端端RD公共公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GN

18、DCLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D時鐘時鐘清零清零USC公用清零公用清零公用時鐘公用時鐘74LS175管腳圖管腳圖例：例：四人搶答電路。四人搶答電路。四人參加比賽，每人一個按四人參加比賽，每人一個按鈕，其中一人按下按鈕后，相應的指示燈亮。鈕，其中一人按下按鈕后，相應的指示燈亮。并且，其它按鈕按下時不起作用。并且，其它按鈕按下時不起作用。電路的核心是電路的核心是74LS175四四D觸發(fā)器。它的內(nèi)觸發(fā)器。它的內(nèi)部包含了四個部包含了四個D觸發(fā)器，各輸入、輸出以字觸發(fā)器，各輸入、輸出以字頭相區(qū)別，管腳圖見下頁

19、。頭相區(qū)別，管腳圖見下頁。集成集成4D觸發(fā)器觸發(fā)器74LS175的應用舉例的應用舉例搶答電路搶答電路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 4+5V111&1+5V4.7k 風鳴器風鳴器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175參賽人參賽人搶答按鍵搶答按鍵1+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP賽前先清零賽前先清零0輸出為零輸出為零發(fā)光管不亮發(fā)光管不亮CP& 1& 2& 2清零清零1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V1反相端都為反相端都為

20、11開啟開啟CP& 1& 2& 2清零清零1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V若有一按鈕被按下，若有一按鈕被按下，比如第一個鈕。比如第一個鈕。=1=00被封被封這時其它按鈕被這時其它按鈕被按下也沒反應。按下也沒反應。0CP& 1& 2& 2清零清零(3) 集成集成8D觸發(fā)器觸發(fā)器內(nèi)部有內(nèi)部有8個個D觸發(fā)器觸發(fā)器 Q輸出輸出 R公共公共 CP公共公共QDRQDR內(nèi)部有內(nèi)部有8個個D觸發(fā)器觸發(fā)器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5Q6Q7Q8Q課堂練習課堂練習題目題目:時鐘時

21、鐘CP及輸入信號及輸入信號D 的波形如圖所示的波形如圖所示,試畫試畫 出各觸發(fā)器輸出端出各觸發(fā)器輸出端Q的波形的波形,設各輸出端設各輸出端Q的的 初始狀態(tài)初始狀態(tài)=0.DQDCPQ1Q2DQDCPDQDCPQ1課堂練習課堂練習(續(xù)續(xù))CPDQ1課堂練習課堂練習(續(xù)續(xù))Q2DQDCPCPDQ11. JK觸發(fā)器轉換成觸發(fā)器轉換成D觸發(fā)器觸發(fā)器CQQKJD CP觸發(fā)器邏輯功能的轉換觸發(fā)器邏輯功能的轉換2. JK觸發(fā)器轉換成觸發(fā)器轉換成T觸發(fā)器觸發(fā)器CQQKJTCP時序電路的特點：時序電路的特點：具有記憶功能。具有記憶功能。在數(shù)字電路中，凡是任一時刻的穩(wěn)定在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于

22、該時刻的輸入，而且輸出不僅決定于該時刻的輸入，而且還和還和電路原來的狀態(tài)有關電路原來的狀態(tài)有關者，都叫做時序邏輯者，都叫做時序邏輯電路，簡稱電路，簡稱時序電路時序電路。組合邏輯電路組合邏輯電路存儲功能存儲功能.XYZW17.3 概述概述時序電路的基本單元：時序電路的基本單元：觸發(fā)器。觸發(fā)器。1 數(shù)碼寄存器數(shù)碼寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)取數(shù)脈沖脈沖接收接收脈沖脈沖( CP ) 寄存器是計算機的主要部件之一，寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。它用來暫時存放數(shù)據(jù)或指令。四位數(shù)碼寄存器四位數(shù)碼寄存器寄存器寄存器Q3Q2Q1Q

23、0&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)取數(shù)脈沖脈沖接收接收脈沖脈沖( CP )A0-A3：待存數(shù)據(jù)：待存數(shù)據(jù)Q0-Q3：輸出數(shù)據(jù)輸出數(shù)據(jù) 工作過程：工作過程：接收脈沖到達后，將待存數(shù)據(jù)送接收脈沖到達后，將待存數(shù)據(jù)送至各至各D觸發(fā)器觸發(fā)器 ， 取數(shù)脈沖加入后將所存數(shù)據(jù)取數(shù)脈沖加入后將所存數(shù)據(jù)送出。送出。 數(shù)碼寄存器數(shù)碼寄存器(并行寄存器并行寄存器)DCP一個一個D觸發(fā)器觸發(fā)器組成組成1位的數(shù)位的數(shù)碼寄存器碼寄存器CP上升沿上升沿,Q =DCP高電平、低電平、高電平、低電平、 下降沿，下降沿，Q不變不變由由D觸發(fā)器組成，用于存放數(shù)碼觸發(fā)器組成，用于存放數(shù)碼RDSDDCPQQ

24、由由4D集成電路集成電路74LS175組成組成4位二進制數(shù)寄存器位二進制數(shù)寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高電平吊高電平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（電源（電源CP 1D2D3D4D1Q2Q3Q4Q4D鎖存器鎖存器數(shù)碼寄存器數(shù)碼寄存器(續(xù)續(xù))4位二進制數(shù)位二進制數(shù)數(shù)碼寄存器數(shù)碼寄存器(續(xù)續(xù))由由8D集成電路集成電路74LS273組成組成8位二進制數(shù)寄存器位二進制數(shù)寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D鎖存器鎖存器Q

25、4Q5Q6Q7D4D5D6D7 CP8位二進制數(shù)位二進制數(shù)D7D0數(shù)碼寄存器用于計算機數(shù)碼寄存器用于計算機 并行輸入并行輸入/輸出接口輸出接口外部設備外部設備(打印機打印機)8D鎖存器鎖存器1D8D1Q8QCPD7D0計算機計算機CPU控制信號控制信號計算機計算機CPU數(shù)據(jù)總線數(shù)據(jù)總線輸出接口輸出接口計算機總線畫法計算機總線畫法:一條粗線代表一條粗線代表8條線條線2 移位寄存器移位寄存器 所謂所謂“移位移位”，就是將寄存器所存各，就是將寄存器所存各位位 數(shù)據(jù)，在每個移位脈沖的作用下，向左數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。根據(jù)移位方向，常把它或向右移動一位。根據(jù)移位方向，常把它分

26、成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 雙向移雙向移位寄存器位寄存器三種：三種：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c)根據(jù)移位數(shù)據(jù)的輸根據(jù)移位數(shù)據(jù)的輸入輸出方式入輸出方式，又，又可將它分為四種：可將它分為四種：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串行輸行輸入入串串行輸行輸出出串串行輸行輸入入并并行輸行輸出出并并行輸行輸入入串串行輸行輸出出并并行輸行輸入入并并行輸行輸出出：QQDQQDQQDQQD&A0A1A2A3SDRDCLRLO

27、AD移位移位脈沖脈沖CP0串行串行輸出輸出數(shù)數(shù) 據(jù)據(jù) 預預 置置 3210存數(shù)存數(shù)脈沖脈沖清零清零脈沖脈沖SD四位并入四位并入 - 串出的左移串出的左移寄存器寄存器 設設A3A2A1A0 1011，在存數(shù)脈沖作用下，在存數(shù)脈沖作用下，并行輸入數(shù)據(jù)，使并行輸入數(shù)據(jù)，使 Q3Q2Q1Q0 1011 。D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 21 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0

28、0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初態(tài)并入初態(tài) Q3Q2Q1Q0 1011Q3Q2D1Q0D0移位移位脈沖脈沖CP0串行串行輸出輸出D2D3Q2Q3Q1Q0Q1左移過程左移過程用波形圖表示如下：用波形圖表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0

29、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初態(tài)并入初態(tài)Q3Q2Q1Q0 1011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0Q3Q2D1Q0D0移位移位脈沖脈沖CP0串行串行輸出輸出D2D3Q2Q3Q1Q0Q1四位串入四位串入 - - 串出的串出的左移左移寄存器：寄存器：D0 LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 “ “L

30、 L”即即需左移的需左移的輸入數(shù)據(jù)輸入數(shù)據(jù). .串行串行輸入輸入LQ3Q2D1Q0D0移位移位脈沖脈沖CP串行串行輸出輸出D2D3Q2Q3Q1Q0Q1數(shù)據(jù)由數(shù)據(jù)由Q3串行輸出串行輸出D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1四位串入四位串入 - 串出的串出的右移右移寄存器：寄存器：QDQQ3DQDQD移位移位脈沖脈沖CP串行串行輸出輸出Q1Q2Q0串行串行輸入輸入R “ “R R”即即需右移的需右移的輸入數(shù)據(jù)輸入數(shù)據(jù)數(shù)據(jù)由數(shù)據(jù)由Q0串行輸出串行輸出集成電路雙向移位寄存器集成電路雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)并行輸入數(shù)據(jù)右移串入右移串入數(shù)據(jù)數(shù)據(jù)控制端控制端輸

31、出輸出清清0端端時鐘時鐘左移串入左移串入數(shù)據(jù)數(shù)據(jù)Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194雙向移位寄存器雙向移位寄存器74LS194的功能的功能CR CP MB MA Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持保持 1 0 1 DSR 右移一位右移一位 1 1 0 左移一位左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行輸入并行輸入) 用雙向移位寄存器用雙向移位寄存器74LS194組成組成節(jié)日彩燈節(jié)日彩燈控制電路控制電路

32、Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V1CP1秒秒Q=0時時LED亮亮清清0按鍵按鍵1k 二極管二極管發(fā)光發(fā)光LED2 計數(shù)器的分析計數(shù)器的分析 1 計數(shù)器的功能和分類計數(shù)器的功能和分類1. 計數(shù)器的作用計數(shù)器的作用記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進行數(shù)字運算等等。生節(jié)拍脈沖及進行數(shù)字運算等等。2. 計數(shù)器的分類計數(shù)器的分類按工作方式分：按

33、工作方式分：同步計數(shù)器和異步計數(shù)器。同步計數(shù)器和異步計數(shù)器。按功能分：按功能分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。按計數(shù)器的計數(shù)容量按計數(shù)器的計數(shù)容量(或稱模數(shù)或稱模數(shù))來分：來分：各種不同的各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二十計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二十進制計數(shù)器等等。進制計數(shù)器等等。二進制計數(shù)器二進制計數(shù)器二進制數(shù)二進制數(shù): 用用0和和1兩個數(shù)字表示兩個數(shù)字表示, 加加1計數(shù)計數(shù),逢逢2進進1 0 0 0 0+) 1 0 0 0 1+) 1 0 0 1 0第第0位的位的1相當于十進制的相當于十進制的1第第1位的位的1相當于

34、十進制的相當于十進制的24位二進制數(shù)位二進制數(shù): Q3 Q2 Q1 Q0位數(shù)位數(shù): 3 2 1 0權重權重:223212028 4 2 18421碼碼相當于十進制數(shù)相當于十進制數(shù): 8Q3+4Q2+2Q1+1Q0 例例: Q3Q2Q1Q0=1010B =8 1+4 0+2 1+1 0 =10DB代表二進制數(shù)代表二進制數(shù) (Binary)D代表十進制數(shù)代表十進制數(shù) (Decimal)4位二進制加法計數(shù)器狀態(tài)轉換表位二進制加法計數(shù)器狀態(tài)轉換表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0

35、1 1 0 7 0 1 1 1 8 1 0 0 0要求要求: 每來一個每來一個CP,計數(shù)器加計數(shù)器加1CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 02 異步計數(shù)器的分析異步計數(shù)器的分析異步計數(shù)器的特點：異步計數(shù)器的特點：在異步計數(shù)器內(nèi)部，有的在異步計數(shù)器內(nèi)部，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘則是把其它觸發(fā)器的輸出信號作為自己的時鐘脈沖，脈沖，因此各個

36、觸發(fā)器狀態(tài)變換的時間先后不因此各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為一，故被稱為“ 異步計數(shù)器異步計數(shù)器 ”。Q2D2Q1D1Q0D0Q2Q1Q0CP計數(shù)計數(shù)脈沖脈沖三位二進制異步加法計數(shù)器三位二進制異步加法計數(shù)器例：例：三位二進制三位二進制異步異步加法計數(shù)器。加法計數(shù)器。Q0D0Q1D1Q2D2Q0Q1Q2CP計數(shù)計數(shù)脈沖脈沖Q2Q1Q0 Q Q010 0 010101010100 010 1011 0 11 1000 0010 1結論：結論：1. 各觸發(fā)器間時鐘不一致，各觸發(fā)器間時鐘不一致， 所以稱異步計數(shù)器；所以稱異步計數(shù)器；2. Q2Q1Q0各位間為二進制關系；各位間為二進制關系；

37、3. 計數(shù)從計數(shù)從000開始到開始到111結束，然結束，然 后循環(huán)，所以稱加法計數(shù)。后循環(huán)，所以稱加法計數(shù)。 （或上叫上行計數(shù)）（或上叫上行計數(shù)）思考題：思考題： 試畫出三位二進制異步減法計數(shù)試畫出三位二進制異步減法計數(shù)器的電路圖，并分析其工作過程。器的電路圖，并分析其工作過程。優(yōu)點優(yōu)點：電路簡單、可靠：電路簡單、可靠缺點缺點：速度慢：速度慢異步計數(shù)器的優(yōu)缺點：異步計數(shù)器的優(yōu)缺點：3 同步計數(shù)器的分析同步計數(shù)器的分析 在同步計數(shù)器中，各個觸發(fā)器都在同步計數(shù)器中，各個觸發(fā)器都受同一時鐘脈沖受同一時鐘脈沖 輸入計數(shù)脈沖輸入計數(shù)脈沖的控制，因此，它們狀態(tài)的更新幾的控制，因此，它們狀態(tài)的更新幾乎是同時的，故被稱為乎是同時的，故被稱為 “ 同步計同步計數(shù)器數(shù)器 ”。例例2. 三位二進制同步加法計數(shù)器三位二進制同步加法計數(shù)器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖計數(shù)脈沖CP