數(shù)字電路基礎(chǔ)與邏輯門電路電路與電子技術(shù)第二李曉明高等教育出社太原理工大學(xué)PPT課件

1、第7章 數(shù)字電路基礎(chǔ)與邏輯門電路第1頁/共171頁1.電子電路中的信號模擬信號數(shù)字信號（脈沖信號）時間上連續(xù)變化的時間和幅度都是跳變的處理此類信號的電路模擬電路處理此類信號的電路數(shù)字電路特點：注重電路的輸入、 輸出大小相位關(guān)系特點：注重電路的輸入、輸出的邏輯關(guān)系7.1 數(shù)字電路基礎(chǔ)第2頁/共171頁2. 脈沖信號的波形及參數(shù)脈沖是一種躍變信號,并且持續(xù)時間短暫矩形波尖頂波第3頁/共171頁實際矩形波的特征A脈沖幅度信號變化的最大值0.9A0.1Atf脈沖上升沿tr0.5Atp脈沖下降沿脈沖寬度第4頁/共171頁正脈沖負脈沖脈沖信號變化后的電平值比初始電平值高脈沖信號變化后的電平值比初始電平值低

2、V0V0V5V5V0V0V5V5第5頁/共171頁3.脈沖信號的邏輯狀態(tài)脈沖信號的狀態(tài)高電平 用1 表示V0V0V5V5V0V0V5V5低電平 用0 表示第6頁/共171頁7.1.1 數(shù)制與編碼1. 幾種常用的數(shù)制及其轉(zhuǎn)換(1) 二進制二進制數(shù)可用iiaD2)(2 表示；N進制數(shù)可用iiNNaD )(表示；第 位系數(shù)i基數(shù)權(quán)十進制數(shù)可用iiaD10)(10 表示；如：10210122)75. 5(22222)( 11101101.11第7頁/共171頁(2)八進制 iiaD8)(8 1021018)5625.31(81848783)41.37( (3)十六進制 iiaD16)(16 十六進制記

3、數(shù)碼：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)16=4162+14 161+6 160=(1254)10第8頁/共171頁二進制與十進制間的轉(zhuǎn)換102)27(22222)(01234 11011 11011二進制十進制十進制二進制00112233441022222)27( aaaaa如何來確定?04aa(4) 數(shù)制間的轉(zhuǎn)換第9頁/共171頁00112233441022222)27( aaaaa27132余)( 0a 162余)( 1a 132余)( 2a 012余)( 3a 120余)( 4a1確定 的方法ia2201

4、23410)()( )27(11011 aaaaa對于十進制的整數(shù)：除2取余法除2取余逆排列第10頁/共171頁對于十進制的純小數(shù)：乘2取整法兩邊乘二，整數(shù)部分為第-1位a-1小數(shù)兩邊乘二，整數(shù)部分第-2位a-2 111122iiiDaaN）（ 1222111222iiiiiiaaa第11頁/共171頁將0.625轉(zhuǎn)換為二進制的數(shù)。25. 012625. 0 5 . 00225. 0 0 2a0125 . 0 1 3a 210.625.01010 1 1a乘2取整順排列例第12頁/共171頁請思考：二進制八進制十六進制二進制如何轉(zhuǎn)換？823 1624 任意1位八進制數(shù)可以轉(zhuǎn)換為3位二進制數(shù)，任

5、意1位十六進制數(shù)可以轉(zhuǎn)換為4位二進制數(shù) 第13頁/共171頁 十六進制與二進制之間的轉(zhuǎn)換(1011001.01)2=(023+122+021+120) 161=(59.4)16 以小數(shù)點為界，分別向兩邊每4位二進制數(shù)對應(yīng)1位十六進制數(shù)，兩頭不足4位補0。(01011001.0100)2+(123+022+021+120) 160+(023+122+021+020) 16-1 10即: (1011001.01)2=(59.4)16例第14頁/共171頁從末位開始4位一組 (1001110010110100 1000)2=(1001 1100 1011 0100 1000)2 =()1684BC9

6、(9CB48)16從末位開始 3位一組 八進制與二進制之間的轉(zhuǎn)換：例：(10 011 100 101 101 001 000)2=(10 011 100 101 101 001 000)2 =()801554(2345510)832例第15頁/共171頁第16頁/共171頁第17頁/共171頁第18頁/共171頁7.1.2 邏輯代數(shù)基礎(chǔ)1. 邏輯代數(shù)基本運算在數(shù)字電路中，研究的是電路的輸入、輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。 與、或、非是3種基本的邏輯運算關(guān)系，任何其它的邏輯關(guān)系都可以以他們?yōu)榛A(chǔ)表示。第19頁/共171頁 在邏輯代數(shù)中，邏輯函

7、數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義，這里的0 和1只表示兩個對立的邏輯狀態(tài)，如電位的低高（0表示低電位，1 表示高電位）、開關(guān)的開合等。FADCBA1FADCBA1第20頁/共171頁(1) 與運算A、B、C都具備時，事件F才發(fā)生。&ABCF邏輯電路符號EFABC C第21頁/共171頁F=ABC邏輯式邏輯乘法邏輯與AFBC00001000010011000010101001101111真值表第22頁/共171頁(2)或運算A、B、C只有一個具備時，事件F 就發(fā)生。邏輯電路符號AEFBCABCF1第23頁/共171頁F=A+B+C邏輯式邏輯加法邏輯或AFBC00

8、001001010111010011101101111111真值表第24頁/共171頁 (3) 非運算A具備時 ，事件F不發(fā)生；A不具備時，事件F 發(fā)生。邏輯電路符號AEFRAF1第25頁/共171頁邏輯式:邏輯非邏輯反真值表AF AF0110第26頁/共171頁 2. 邏輯代數(shù)的運算法則和基本定理從3種基本的邏輯關(guān)系，可以得到以下邏輯運算的基本公式：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11 10 0 01(1) 運算法則第27頁/共171頁 基本運算法則A+0=A A+1=1 A 0 =0 A=0 A 1=A1 AAAAA 0 AAAAA AA 第28頁/共

9、171頁 基本代數(shù)規(guī)律交換律結(jié)合律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代數(shù)不適用!第29頁/共171頁 吸收規(guī)則原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A1=A利用運算規(guī)則可以對邏輯式進行化簡。例如：CDABFEDABCDAB )(被吸收第30頁/共171頁反變量的吸收：BABAA證明：BAABABAABAAABA)(例如：DEBCADCBCAA被吸收第31頁/共171頁.混合變量的吸收：CAABBCCAAB證明：BCAACAABBCCAAB

10、)(CAABBCAABCCAAB例如：CAABBCCAABBCDBCCAABBCDCAAB1吸收第32頁/共171頁反演律：BABABABABA ABBA 可以用列真值表的方法證明：第33頁/共171頁(2) 基本定理 反演定理將邏輯函數(shù)F表達式中所有的“.”換成“+”，所有的“+”換成“.”， “1”換成“0”， “0”換成“1”，原變量換成反變量，反變量換成變量，所得到的函數(shù)反函數(shù)。例如：求邏輯函數(shù)F=AB+CD的反函數(shù)根據(jù)反演定理：）（）（DCBAF 代入定理將邏輯函數(shù)式中某個相同的變量用同一個函數(shù)替代，則邏輯函數(shù)仍然成立。11 ABABAABAA即即等式仍成立，等式仍成立，替代替代，用

11、，用例如例如,第34頁/共171頁 對偶定理）（）（1 CABAF將邏輯函數(shù)F表達式中所有的“.”換成“+”，所有的“+”換成“.”， “1”換成“0”， “0”換成“1”，所得到的函數(shù)就是函數(shù)F的對偶式記為 。F CBAF 0 CABAFCBAF 第35頁/共171頁7.1.3 邏輯函數(shù)的表達1. 邏輯函數(shù)的常用表達式 與或式 與非與非式或與式 或非或非式 與或非式CDABF CDABCDABCDABF D)B)(C(AF DCBAD)B)(C(AF CDABF 第36頁/共171頁2. 最小項和最小項表達式（標準表達式）(1) 真值表：將輸入、輸出的所有可能狀態(tài)一一對應(yīng)列出的表格。n個變量

12、可以有2n個組合，一般按二進制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。第37頁/共171頁(2)最小項若一個具有n變量的邏輯函數(shù)的與項包含了所有變量的原變量或反變量，則這一項稱為最小項。對2個變量A、B：有4個最小項：BABABAAB對3個變量A、B、C有8個最小項：CBACBACBABCACBACBACABABCn個變量構(gòu)成2n個最小項第38頁/共171頁(3) 最小項表達式由最小項組成的與或表達式比如：ABCCBACBACBACBAF 若兩個最小項只有一個變量以原、反區(qū)別，其他變量都相同，稱它們邏輯相鄰。 第39頁/共171頁ABCCBACBACBACBAF 邏輯相鄰CBCBA

13、CBA 邏輯相鄰的項可以合并，消去一個因子第40頁/共171頁(4 ) 卡諾圖將n個輸入變量的全部最小項用小方塊陣列圖表示，并且將邏輯相臨的最小項放在相臨的幾何位置上，所得到的陣列圖就是n變量的卡諾圖?？ㄖZ圖的每一個方塊（最小項）代表一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。第41頁/共171頁AB0101兩變量卡諾圖三變量卡諾圖ABC0001111001第42頁/共171頁有時為了方便，用二進制對應(yīng)的十進制表示單元編號。ABC00011110010132457 76第43頁/共171頁ABCD0001111000011110四變量卡諾圖第44頁/共171頁ABCD00011

14、11000011110第45頁/共171頁AB0101(5) 用卡諾圖表示邏輯表達式BAABF 邏輯表達式中所含的最小項用1表示，不含的用0表示。ABBA第46頁/共171頁ABC0001111001CABCBACBACBACBAF 第47頁/共171頁ABC0001111001F( A , B , C )=( 1 , 2 , 4 , 7 )1,2,4,7單元取1，其他取0邏輯表達式還可用每個最小項對應(yīng)的單元數(shù)表示第48頁/共171頁F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15)ABCD0001111000011110例第49頁/共171頁 3.邏輯

15、函數(shù)的化簡(1) 邏輯代數(shù)化簡法例：ABACBCABCBAABCBACCABCBAABCCABCBAF )()()(反變量吸收提出AB=1提出A第50頁/共171頁CBBCBAABF )(CBBCBAAB ）（反演CBAABCCCBAAB )()(配項CBBCAABCCBACBAAB 被吸收被吸收CBBBCAAB )(CBCAAB 例第51頁/共171頁(2)卡諾圖化簡BCAABC0001111001BCBCAABC ABC消去互反變量A第52頁/共171頁ABC0001111001AB?消去互反變量C第53頁/共171頁ABC0001111001ABBC化簡過程：消去互反變量A消去互反變量C

16、第54頁/共171頁利用卡諾圖化簡的規(guī)則：相臨單元的個數(shù)是2n個，并組成矩形時， 可以合并。ABCD0001111000011110AD消去互反變量 B和CBCD消去互反變量AABC消去互反變量D第55頁/共171頁ABCD0001111000010000010 0011 10 00100 001110第56頁/共171頁先找面積盡量大的組合進行化簡，可以 減少每項的因子數(shù)。各最小項可以重復(fù)使用。所有的1都被圈過后，化簡結(jié)束。化簡后的邏輯式是各化簡項的邏輯和。注意利用無關(guān)項，可以使結(jié)果大大簡化。第57頁/共171頁F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,1

17、4,15)ABCD0001111000011011010 0111 11 11111 111110ADCCBDBDCBDCBDBCBDCAF 例先小圈,后大圈。圈要畫大，圈要畫少。第58頁/共171頁化簡ABCD0001111000011110ABDF 例第59頁/共171頁 已知真值表如下所示，用卡諾圖化簡。101狀態(tài)未給出，即是無所謂狀態(tài)。例第60頁/共171頁ABC0001111001化簡時可以將無所謂狀態(tài)當(dāng)作1或0，目的是得到最簡結(jié)果。A第61頁/共171頁1. 二極管與門 分析規(guī)定高電平3V邏輯1低電平0V邏輯0FD1D2AB+12VR7.2 分立元器件門電路7.2.1 基本邏輯門電

18、路第62頁/共171頁邏輯表達式邏輯符號FAB 真值表規(guī)定高電平3V邏輯1低電平0V邏輯0第63頁/共171頁FD1D2AB-12VR2. 二極管或門 分析規(guī)定高電平3V邏輯1低電平0V邏輯0 真值表邏輯表達式邏輯符號FAB1第64頁/共171頁3 . 三極管非門（反相器）vAtvFto3Vo3VR1R2AF+UCC =3V-UBBAF0110 真值表A F 1邏輯符號VAVF0V3V3V0V 分析邏輯表達式AF 波形第65頁/共171頁7.2.2 復(fù)合邏輯門電路 與、或、非三種基本門的邏輯組合，構(gòu)成常見的復(fù)合門。CBAF 與非：條件A、B、C都具備，則F 不發(fā)生。&ABCF第66頁/

19、共171頁CBAF或非：條件A、B、C任一具備，則F不 發(fā)生。BABABAF異或：條件A、B有一個具備，另一個不具備則F 發(fā)生。BAABBAF同或：條件A、B有兩個同時具備相同狀態(tài)，F(xiàn) 發(fā)生。=1ABF=1ABF 1ABCFF第67頁/共171頁1 . TTL的基本與非門的基本原理與分立元器件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已被廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路。7.3.1 TTL集成門電路7.3 集成門電路第68頁/共171頁+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABCTTL

20、與非門的內(nèi)部結(jié)構(gòu)CBAF 第69頁/共171頁+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABC(1) 任一輸入為低電平（0.3V）時 01V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V第70頁/共171頁+5VFR4R2R13kR5T3T4T1B1C1ABC 01VuO=5-uR2-uBE3-uBE43.4V高電平！uO+-第71頁/共171頁+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABC(2)輸入全為高電平（3.4V）時 1全導(dǎo)通電位被鉗在2.1V全反偏1V截止第72頁/共171頁+5VFR2R13kT2R3T1T5B1C1ABC全反偏 1飽和uF=0

21、.3VABCF 此電路(2)輸入全為高電平（3.4V）時第73頁/共171頁AB段(截止區(qū))uI 0.6V T2放大T5截止, uO轉(zhuǎn)折電壓(閾值電壓、門檻電壓) UT =1.4V輸出高電平： UOH =3.4V；輸出最小高電平：UOH(min) =2.4V；輸出低電平： UOL =0.3V；輸出最大低電平： UOL(max) =0.4V；CD段(轉(zhuǎn)折區(qū)) uI 1.3V T2T5導(dǎo)通, uo T3 T4截止DE段(飽和區(qū)) uI 1.4V T2T5飽和, uO=0.3V第74頁/共171頁0.8V2.0VUOFFUON3.4V2.4V0.4V0.3VA3.4VBCDEuOuI0UT(2) 輸

22、入端噪聲容限抗干擾能力關(guān)門電平： UOFF 最大輸入低電平 UIL(max) UOFF = UIL(max) =0.8V；UIUOFF，則UO 2.4V, T5管截止稱“關(guān)門”開門電平： UON 最小輸入高電平 UIH(min) UON = UIH(min) =2V；UIUON，則UO 0.4V, T5管飽和稱“開門”UOFF愈大、 UON愈小，抗干擾能力愈強。第75頁/共171頁UOFFUON3.4V2.4V0.4V0.3VA3.4VBCDEuOuI0UT抗干擾能力噪聲容限低電平噪聲容限：UNL UNL =UOFF UIL =UOFFUOL(max) =0.8 0.4=0.4VUNL高電平噪

23、聲容限：UNH UNH =UIH UON =UOH(min)UON =2.4 2=0.4V轉(zhuǎn)折電壓(閾值電壓、門檻電壓) UT =1.4VUNH第76頁/共171頁(3)負載能力輸入電流R3+5VR1IB1UIIIT1T2最大輸入低電平電流 IIL(max) =13mA最大輸入高電平電流 IIH(max) =幾十微安(40A)uI(V)UT =1.4VII(mA)-1.40輸入伏安特性第77頁/共171頁輸出電流最大輸出低電平電流 (灌電流)灌電流大輸出低電平升高IOL(max) N1 IIL(max) 后級T1T5前級T1T1IOLIILIILIILT5IOLUCCRLUO1II(mA)40

24、0uO(V)輸出低電平的輸出特性220第78頁/共171頁+5VT4IOHRLUO2II(mA)200uO(V)輸出高電平的輸出特性3101最大輸出高電平電流 (拉電流)拉電流大輸出高電平降低IOH(max) N2 IIH(max) +5V后級T1前級T1T1IIHIIHIIHT4IOH第79頁/共171頁負載能力扇出系數(shù)N扇出系數(shù)N：輸出能驅(qū)動同類門的最大數(shù)目按灌電流負載計算：按拉電流負載計算：ILOL1IIN IHOH2IIN 如：7400， IOL=16mA, IIL =1.6mA10mA6 . 1mA161 N如：7400， IOH=0.4mA, IIH =40A10.04mA0.4m

25、A02 N標準系列TTL門的扇出系數(shù)一般是10第80頁/共171頁關(guān)于電流的技術(shù)參數(shù)第81頁/共171頁T2R3uIRPT1R15V(4)輸入端負載電阻輸入負載特性1.4uI(V)RP(k)0 1 2 3 4 5輸入端接負載電阻RP相當(dāng)于接入輸入電平TTL門輸入端懸空相當(dāng)于接高電平。關(guān)門電阻:800OFFP RR則輸入:V,8 . 0OFFI Uu輸出為高電平。,k2ONP RR開門電阻:V,2ONI Uu則輸入:輸出為低電平。第82頁/共171頁50%50%tpd1tpd2)(1p pd d2 2p pd d1 1p pd d2 2ttt 輸入波形ui輸出波形uO第83頁/共171頁3. T

26、TL門電路的系列介紹TTL門電路分為兩種系列：54系列和74系列54/74： 標準系列54/74H： 高速系列54/74L： 低功耗系列 54/74S： 肖特基系列 54/74LS： 低功耗肖特基系列 54/74AS： 先進肖特基系列54/74ALS： 先進低功耗肖特基系列54系列（軍品）：工作的環(huán)境溫度為55 +125, 電源電壓工作范圍為(110)5V.74系列（民品）：工作的環(huán)境溫度為0 70, 電源電壓工作范圍為(15)5V.低功耗：電路電阻大肖特基：抗飽和晶體管T5V0.7V0.4V肖特基二極管PN結(jié)由金屬鋁和N型組成，正向壓降小，約0.30.4V第84頁/共171頁不同系列TTL門

27、電路的性能比較 子系列子系列 參數(shù)參數(shù) 7474H74L74S74LS74AS74ALS tpd (ns) 10 6 33 4 10 1.5 4 P/ 每門每門（mW） 10 22.5 1 20 2 20 1 dp積積 (ns.mW) 100 13533 80 20 30 4理想的門電路應(yīng)該工作速度既快，功耗又小。（矛盾） 用傳輸延遲時間和平均功耗的乘積(dp積)才能全面評價門電路的性能的優(yōu)劣。 第85頁/共171頁四2輸入與非門 型號：7400 74H00 74L00 74S00 74LS00 74AS00 74ASL00 地GND外形管腳電源VCC（+5V）4.TTL門電路芯片簡介&

28、;1413121110 9 8 1 2 3 4 5 6 7 &第86頁/共171頁常用TTL邏輯門電路名 稱國際常用系列型號 國產(chǎn)部標型號說 明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。第87頁/共171頁5. TTL門電路的使用注

29、意事項(1)電源電壓及干擾的清除54系列（軍品）:電源電壓 (110)5V.74系列（民品）:電源電壓 (15)5V.為防止干擾電源輸入端接入的10F100F電容器進行濾波.(2)閑置輸入端的處理FAB直接接UCCUCCFAB與有用輸入端并聯(lián)FAB懸空或剪斷懸空FAB1與有用輸入端并聯(lián)接地FAB1FABC1接地第88頁/共171頁(3) 輸出端的幾種錯誤連接輸出端長久接地輸出端直接接UCC輸出端并聯(lián)這些 錯誤連接都會燒壞電路內(nèi)部的三極管。第89頁/共171頁&FCBA T5F R3AB CR2R1T2+5V T1RPEP &CBAFEPRP &CBAFRPEP 第90頁

30、/共171頁&A1A2F1&B1B2F2EPRPF21FFF 1 0 0 00 0 1A1A2&B1B2F2&F1F&21FFF 2121BBAA 2121BBAA 第91頁/共171頁（2）實現(xiàn)邏輯電平的轉(zhuǎn)換1UP(10V)COMS門UH=3.6VUL=0.3VTTLOC門1UL=0.3VUH=10VUCC(5V)UOUIRP第92頁/共171頁0.4V &EN FE/D B A FE/D B A 0控制端（使能端）E/D= 0 時，使能A 5VD2T4T2D1 5V E/DT3T6T5FBT1第93頁/共171頁 1控制端（使能端）E/D=

31、1 時，禁止(1V1VA 5VD2T4T2D1 5V E/DT3T6T5FBT1第94頁/共171頁 1 高阻0 0 0 1 0 1 0 1 1 0 0 11 1 0 0ABE/DF&FE/DBA邏輯符號EN0 0 E/D1 1 E/DABF 功能表第95頁/共171頁011D1 0 0 1E/D1DD 第96頁/共171頁1 1 E/D1DD 0 E/DDD 2第97頁/共171頁 分析圖示標準TTL系列各門的輸出電平為何值?12VY110.8VY2&懸空Y33k&3VY447010.3VY510k=13.6VY6450 &0.3VY75.7k&5VY

32、8300&2VY910k3.6VEN0.4V ,0態(tài)2.4V ,1態(tài)3.6V ,1態(tài)3.6V ,1態(tài)0.3V ,0態(tài)3.6V ,1態(tài)3.6V ,1態(tài)0.3V ,0態(tài)0.3V ,0態(tài)例第98頁/共171頁UgsgdsUgsgdsUgsgdsUgsgdsUgs 0,T導(dǎo)通(on), Rds 10(小電阻)Ugs 0,T截止(off), Rds 106(大電阻)Ugs 0,T導(dǎo)通(on), Rds 10(小電阻)Ugs 0,T截止(off), Rds 106(大電阻)UINRdsds第99頁/共171頁第100頁/共171頁3VT UIIIII第101頁/共171頁TGuIuOEN-LABT

33、GuIuO10ABEN-LTGuIuOEN-L11AB第102頁/共171頁 第103頁/共171頁 轉(zhuǎn)折電壓(閾值電壓) UT = UDD / 2第104頁/共171頁第105頁/共171頁7.4 組合邏輯電路的分析與設(shè)計邏輯電路組合邏輯電路時序邏輯電路當(dāng)時的輸出僅取決于當(dāng)時的輸入除與當(dāng)時輸入有關(guān)外還與原狀態(tài)有關(guān)第106頁/共171頁7.4.1組合邏輯電路分析 由給定的邏輯圖寫出邏輯關(guān)系表達式并化簡。分析步驟： 用邏輯表達式建立真值表。由真值表，判斷邏輯電路的功能電路 結(jié)構(gòu)輸出輸入之間的邏輯關(guān)系第107頁/共171頁分析下圖的邏輯功能。 BABAFBABABABAABABBABABAA&am

34、p;BF11例第108頁/共171頁真值表相同為 1不同為 0同或門=1BAF BAABF 第109頁/共171頁 分析下圖的邏輯功能。 &ABFBAABABBABBAABAFBBAABABBAABA）（）（BABA例第110頁/共171頁真值表相同為 0不同為 1異或門=1BAFBABAF第111頁/共171頁分析下圖的邏輯功能。 &AMB1FMABMMA BMMAF BM例第112頁/共171頁真值表邏輯功能:當(dāng)M為0時，F(xiàn)與B的狀態(tài)相同當(dāng)M為1時，F(xiàn)與A的狀態(tài)相同第113頁/共171頁邏輯功能為一個選通電路 &AMB1F=101被封鎖11第114頁/共171頁&a

35、mp;AMB1F=010被封鎖1第115頁/共171頁7.4.2 組合邏輯電路的設(shè)計任務(wù)要求最簡單的邏輯電路指定實際問題的邏輯含義。設(shè)計步驟：根據(jù)表達畫邏輯圖根據(jù)真值表寫出表達式，并化簡。列出真值表。第116頁/共171頁 設(shè)計三人表決電路（A 、B 、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。首先指明邏輯符號取0、1的含義。 三個按鍵A、B、C按下時為1，不按時為0。輸出是F，多數(shù)贊成時是1，否則是0。根據(jù)題意列出邏輯真值表。例第117頁/共171頁 真值表列出邏輯表達式并進行化簡。第118頁/共171頁CABCABF ABCBCACB

36、ACABF 對邏輯表達式進行化簡ABCABCABCBCACBACABF )()()(BBCAAABCCCAB CABCAB 第119頁/共171頁根據(jù)邏輯表達式畫出邏輯圖。CABCABF A&1&BCF第120頁/共171頁CABCAB CABCAB &ABCFCABCABF 若用與非門實現(xiàn)第121頁/共171頁 設(shè)有甲、乙、丙三臺電動機，它們運轉(zhuǎn)時必須滿足這樣的條件，即任何時間必須而且僅有一臺電動機運行。如不滿足條件，就輸出報警信號。試設(shè)計此報警電路。首先指明邏輯符號取0、1的含義。 用A、B、C三個變量表示甲、乙、丙三臺電動機的運行狀態(tài).運轉(zhuǎn)時為1，不運轉(zhuǎn)時為0。報

37、警輸出是F，正常運轉(zhuǎn)是0，報警是1。 例第122頁/共171頁根據(jù)題意列出邏輯真值表。 真值表第123頁/共171頁列出邏輯表達式并進行化簡：ABCCABCBABCACBAF ABBCACBCABACCBAF ABC0001111001第124頁/共171頁根據(jù)邏輯表達式畫出邏輯圖。1A1&BCF&11第125頁/共171頁7.4.3 組合邏輯電路設(shè)計中的幾個實際問題（1）組合邏輯電路的規(guī)模組合邏輯電路的設(shè)計過程是針對小規(guī)模集成電路而言，中規(guī)模集成電路的設(shè)計可不必化簡。（2）輸入引腳數(shù)的限制對于集成電路，當(dāng)器件型號選定后，它的輸入引腳就確定下來。在邏輯電路化簡時，要本著集成電路

38、最少、集成電路的種類最少的原則。（3）輸出能力不夠當(dāng)負載太大，輸出能力不夠時，要增加緩沖器或驅(qū)動能力大的門電路。第126頁/共171頁7.5 典型組合邏輯電路及其應(yīng)用1 1 0 1舉例：A=1101, B=1001, 計算A+B1 0 0 1+0110100111. 1位加法器7.5.1 加法器第127頁/共171頁加法運算的基本規(guī)則：逢二進一。最低位是兩個數(shù)最低位的疊加，不需考慮進位。其余各位都是三個數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進位。任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。第128頁/共171頁（1）半加器半加運算不考慮從低位來的進位A-加數(shù)；B-被加數(shù)；S-本位和；C-進位

39、。真值表第129頁/共171頁真值表BABABAS ABC 第130頁/共171頁=1&ABSC邏輯圖半加器ABCS邏輯符號第131頁/共171頁（2）全加器A加數(shù)；B被加數(shù)；CI低位的進位；S本位和；CO進位IIAB)CBA(CB)AB(AS AB)CBABA(C IO第132頁/共171頁COABCIS全加器邏輯符號第133頁/共171頁應(yīng)用舉例：用一片74LS183構(gòu)成2位串行進位全加器。BCISCO全加器AA1B1D1BCISCO全加器AA2B2D2C串行進位2. 多位加法器第134頁/共171頁其他組件：74H83-4位串行進位全加器。74283-4位超前進位全加器。第135

40、頁/共171頁7.5.2 編碼器所謂編碼就是賦予選定的二進制代碼以固定的含義。n個二進制代碼（n位二進制數(shù)）有2n種不同的組合，可以表示2n個信號。1. 二進制編碼器將一系列信號狀態(tài)編制成二進制代碼。第136頁/共171頁 用與非門組成3位二進制編碼器-8線3線編碼器8個輸入端為I1I8，8種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共3位二進制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達式并進行化簡，最后畫出邏輯圖。例第137頁/共171頁真值表86421IIIIF8642IIII87432IIIIF 87653IIIIF 第138頁/共171頁&am

41、p;F3F2I1I2I3I4I5I6I7I8&F18線-3線編碼器邏輯圖第139頁/共171頁2. 二-十進制編碼器將10個狀態(tài)（對應(yīng)于十進制的10個代碼）編制成BCD碼。10個輸入需要幾位輸出？4位輸入：I0 I9。輸出：F4 F1列出狀態(tài)表如下：第140頁/共171頁真值表第141頁/共171頁98983IIIIF76542IIIIF 76321IIIIF 975310IIIIIF 邏輯圖略第142頁/共171頁7.5.3 譯碼器譯碼是將表示確定信號的代碼“翻譯”成電路的某種狀態(tài)。1.變量譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也稱為n-2n線譯碼器。譯碼器的輸入：一組二進制代碼

42、譯碼器的輸出：一組高低電平信號第143頁/共171頁3位二進制譯碼器輸入：3位二進制代碼輸出：對應(yīng)與輸入的每一個代碼只有一個為1C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 00 0 110 1 010 1 11 0 01 0 11 1 01 1 111111第144頁/共171頁2線-4線譯碼器74LS139的內(nèi)部線路輸出輸入控制端&1Y0Y2Y3YA1A0S11111第145頁/共171頁74LS139的功能表S0Y1Y2Y3Y“”表示低電平有效。第146頁/共171頁S1S101A11A01Y11Y21Y31Y01A11A01Y

43、11Y21Y31YS202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AS274LS139引腳圖一片74LS139中含兩個2線-4線譯碼器第147頁/共171頁 利用2線-4線譯碼器分時將采樣數(shù)據(jù)送入計算機。S0Y1Y2Y3Y0A1A2線-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線例第148頁/共171頁00工作原理：（以A0A1=00為例）SDE0全為1數(shù)據(jù)0Y1Y2Y3Y0A1A2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECE總線脫離總線第149頁/共171頁用2線-4線譯碼器設(shè)計多輸出計邏輯電路S0Y1Y2Y3Y由功能表可知：10001AAAAY10011AAAAY10120AAAAY130AAY 第150頁/共171頁用2線-4線譯碼器產(chǎn)生一組多輸出函數(shù)。01011AAAAZ01201AAAAZ可知100AAY101AAY120AAY130AAY211YYZ32YYZ010001AAAAY10011AAAAY10120AAAAY130