電子技術(shù)--組合邏輯電路

1、：輸出僅由輸：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中關(guān)；電路結(jié)構(gòu)中無無反饋環(huán)路反饋環(huán)路（無記憶）。（無記憶）。ABCF&8.1.1 組合邏輯電路的分析組合邏輯電路的分析邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡與或最簡與或表達(dá)式表達(dá)式 2 ABX BCY CAZ XYZF 2 CABCABFACBCABXYZF A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或最簡與或表達(dá)式表達(dá)式 3 真值表真值表CABCABF 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1

2、時(shí)，輸出F為1，否則輸出F為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 Z1111ABCFXY1邏輯圖邏輯圖BBACBABYXZFBYXZBAYCBAX邏輯表邏輯表達(dá)式達(dá)式BABBABBACBAF最簡與或最簡與或表達(dá)式表達(dá)式真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)電路的輸出F只與輸入A、B有關(guān)，而與輸入C無關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，F(xiàn)=1；A、B全為1時(shí)，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。

3、電路的邏輯功能電路的邏輯功能ABBAFABCFXYZ&1&邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(真值表真值表電路的邏輯功能電路的邏輯功能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001由真值表可知，當(dāng)3個(gè)輸入變量A、B、C取值一致時(shí)，輸出F=1，否則輸出F=0 。所以這個(gè)電路可以判斷3個(gè)輸入變量的取值是否一致，故稱為判一致電路。邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式Y(jié)&A&am

4、p;F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21真值表真值表電路的邏輯功能電路的邏輯功能A B CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1由真值表可知，當(dāng)3個(gè)輸入變量A、B、C表示的二進(jìn)制數(shù)小于或等于2時(shí)，F(xiàn)1=1；當(dāng)這個(gè)二進(jìn)制數(shù)在4和6之間時(shí)， F2=1 ；而當(dāng)這個(gè)二進(jìn)制數(shù)等于3或等于7時(shí)F1和F2都為1。因此，這個(gè)邏輯電路可以用來判別輸入的3位二進(jìn)制數(shù)數(shù)值的范圍。8.1.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)真值表真值表電路功電路功能描述能描述：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的

5、控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為F。并設(shè)開關(guān)A、B擲向上方時(shí)為1，擲向下方時(shí)為0；燈亮?xí)rF為1，燈滅時(shí)F為0。根據(jù)邏輯要求列出真值表。 1 窮舉法 1 BA220VF實(shí)際電路圖：A BF0 00 11 01 11001 2 邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡與或最簡與或表達(dá)式表達(dá)式化簡 3 2 ABBAF已為最簡與或表達(dá)式 4 邏輯變換邏輯變換 5 邏輯電路圖邏輯電路圖ABF=1用與非門實(shí)現(xiàn)BAY用同或門實(shí)現(xiàn)ABF&1&a

6、mp;1真值表真值表電路功電路功能描述能描述：用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號用F表示，燈正常工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111 2 邏輯表達(dá)式邏輯表達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式 3 2 4 邏輯變換邏輯變換ABCCABCBACBAF

7、3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 5 邏輯電路圖邏輯電路圖ACABCBAF 5 ABCF&111真值表真值表電路功電路功能描述能描述：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為F，根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0

8、 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 邏輯表達(dá)式邏輯表達(dá)式ABCF& 3 最簡與或最簡與或表達(dá)式表達(dá)式 4 5 邏輯變換邏輯變換邏輯電邏輯電路圖路圖 3 4 5 ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()( 旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時(shí)發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。試設(shè)計(jì)一個(gè)優(yōu)先發(fā)車的排隊(duì)邏輯電路。真值表真值表電路功電路功能描述能描述 1 1 設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車，有發(fā)車請求時(shí)其值為1，無發(fā)車請求時(shí)其值為0。輸

9、出發(fā)車信號分別用F1、F2、F3表示，F(xiàn)1=1表示允許特快列車發(fā)車， F2=1表示允許直快列車發(fā)車， F3=1表示允許普客列車發(fā)車。根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊(duì)邏輯電路的真值表。A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0 2 邏輯表達(dá)式邏輯表達(dá)式及化簡及化簡 2 CBAFBABCACBAFAABCCABCBACBAF321 3 畫邏輯圖畫邏輯圖 3 F3AF2&11F1BCCBAFBAFAF321使用與非門設(shè)計(jì)一個(gè)3輸入、

10、3輸出的組合邏輯電路。輸出F1、F2、F3為3個(gè)工作臺，由3個(gè)輸入信號A、B、C控制，每個(gè)工作臺必須接收到兩個(gè)信號才能工作：當(dāng)A、B有信號時(shí)F1工作，B、C有信號時(shí)F2工作，C、A有信號時(shí)F3工作。真值表真值表電路功電路功能描述能描述 1 1 設(shè)A、B、C有信號時(shí)其值為1，無信號時(shí)其值為0；F1、F2、F3工作時(shí)其值為1，不工作時(shí)其值為0。根據(jù)要求，可列出該問題的真值表。A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2 邏輯表達(dá)式邏輯表達(dá)式及化簡及化簡

11、2 CAABCCBAFBCABCBCAFABABCCABF321 3 畫邏輯圖畫邏輯圖 3 CAFBCFABF321F3AF2&1F1BC&1&11、半半加加器器8.2.1 加法器加法器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號半加器電路圖加數(shù)本位的和向高位的進(jìn)位2、全加器、全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電

12、路稱為。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBASiiiiiiBACBAC1)(全加器的邏輯圖和邏輯符號全加器的邏輯圖和邏輯符號=1&am

13、p;AiBiCi-1SiCi 邏輯圖圖2-2-3 全加器的邏輯圖和符號&=11iiiiCBASAiBiCi-1SiCiCI CO邏輯符號實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為。串行進(jìn)位加法器串行進(jìn)位加法器：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來后才形成，這種結(jié)構(gòu)的

14、多位數(shù)加法器稱為超前進(jìn)位加法器。8.2.2 數(shù)值比較器數(shù)值比較器用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為。設(shè)AB時(shí)L11；AB時(shí)L21；AB時(shí)L31。得1位數(shù)值比較器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&邏邏輯輯表表達(dá)達(dá)式式邏邏輯輯圖圖8.3.1 二進(jìn)制編碼器二進(jìn)制編碼器實(shí)現(xiàn)編碼操作的電路稱為。輸入輸 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13位位二二進(jìn)進(jìn)制制編編碼碼器器輸輸入入8個(gè)互斥的信號個(gè)互斥的信號輸輸出出3位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表753175

15、310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或門構(gòu)成111邏邏輯輯表表達(dá)達(dá)式式邏邏輯輯圖圖I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由與非門構(gòu)成1111111753107632176542IIIIYIIIIYIIIIY輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0

16、0 01 0 0 1輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表8.3.2 二十進(jìn)制編碼器二十進(jìn)制編碼器9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏邏輯輯表表達(dá)達(dá)式式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0由或門構(gòu)成1111邏邏輯輯圖圖9753107632176542983IIIIIYIIIIYIIIIYIIYI9 I8 I7 I6 I5 I4 I3 I2 I1Y3 Y2 Y1 Y0111111111&在優(yōu)先編碼器中優(yōu)先級別

17、高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表8.3.3 優(yōu)先編碼器優(yōu)先編碼器12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIII

18、IIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。8.4.1 二進(jìn)制譯碼器二進(jìn)制譯碼器譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為。設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?）

19、，其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為。3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號個(gè)互斥的信號012701260125012

20、40123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖電路特點(diǎn)電路特點(diǎn)：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器集成二進(jìn)制譯碼器集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S

21、3 S1(a) 引腳排列圖(b) 邏輯功能示意圖A2、 A1、 A0為 二 進(jìn) 制 譯 碼 輸 入 端 ，07 YY為 譯 碼輸 出 端 （ 低 電 平 有 效 ） ， S1、2S、3S為 選 通 控 制 端 。當(dāng)11S、032 SS時(shí) ， 譯 碼 器 處 于 譯 碼 狀 態(tài) ； 當(dāng)01S、132 SS時(shí) ， 譯 碼 器 處 于 禁 止 狀 態(tài) 。輸 入使 能選 擇輸 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1

22、1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1輸輸入入：自然二進(jìn)制碼：自然二進(jìn)制碼輸輸出出：低電平有效：低電平有效74LS138的真值表的真值表例例 用3/8線譯碼器74LS138和兩個(gè)與非門實(shí)現(xiàn)全加器。解解 全加器的函數(shù)表達(dá)式為：1111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS將輸入變量Ai、

23、Bi、分別對應(yīng)地接到譯碼器的輸入端A2、A1、A0，由上述邏輯表達(dá)式及74LS138的真值表可得：17161514131211 iiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAY因此得出：74217421YYYYYYYYSi76537653YYYYYYYYCi接線圖：&AiBiCi-1 1SiCiA2 Y0A1 Y1A1 Y2 Y3 Y4S1 Y5S2 Y6S3 Y774LS138二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9Y0表示。由

24、于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為。把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為。8.4.2 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0

25、00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖abcdefgh a b c d a f b e f g h g e c d(a) 外形

26、圖(b) 共陰極(c) 共陽極+VCCabcdefgh數(shù)數(shù)碼碼顯顯示示器器用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為。8.4.3 顯示譯碼器顯示譯碼器b=c=f=g=1，a=d=e=0時(shí)時(shí)c=d=e=f=g=1，a=b=0時(shí)時(shí)共陰極共陰極顯示譯碼器真值表顯示譯碼器真值表真值表僅適用于共陰極真值表僅適用于共陰極LED輸 入輸 出A3 A2 A1 A0a b c d e f g顯 示 字 形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11

27、1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 18.5.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中選擇哪路輸出。4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成雙集成雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153輸 入輸 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3選通控制端選通控制端S為低電平有效，即為低電平有效，即S=0時(shí)芯片被選時(shí)芯片被選中，處于工作狀態(tài)；中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，時(shí)芯片被禁止，Y0。