數(shù)字電子練習(xí)題

1、第一部分門(mén)電路一、填空題1 .數(shù)字集成電路按開(kāi)關(guān)元件不同，可分為T(mén)TL集成電路和CMOSfc成電路兩大類(lèi)。2 .數(shù)字電路中的三種基本邏輯門(mén)電路是與門(mén)、或門(mén)、非門(mén)。3 .三態(tài)門(mén)是在普通門(mén)的基礎(chǔ)上增加控制電路構(gòu)成的,它的三種輸出狀態(tài)是高電平、低電平和高阻態(tài)。AT-14 .與門(mén)、與非門(mén)的閑置輸入端應(yīng)接工電平；或門(mén)、或B一屋一Y非門(mén)的閑置輸入端應(yīng)接低電平。囪1士二田囪圖1填空題5用圖5 .圖1所示三態(tài)門(mén)在EN1時(shí)，Y的輸出狀態(tài)是高阻其。6 .利用TTL與非門(mén)實(shí)現(xiàn)輸出線(xiàn)與應(yīng)采用OC門(mén)，實(shí)現(xiàn)總線(xiàn)傳輸應(yīng)采用三態(tài)門(mén)。7 .圖2為幾種常見(jiàn)邏輯門(mén)電路的邏輯符號(hào)，試分別寫(xiě)出其名稱(chēng)和邏輯表達(dá)式。(c)(d)YAB(a

2、)(b) 圖2填空題7用圖名稱(chēng)(a) 與門(mén)(c)與非門(mén)邏輯表達(dá)式Y(jié)=AB(b)(d)名稱(chēng)非門(mén) 或非門(mén)邏輯表達(dá)式08.生,當(dāng)決定某一件事情的多個(gè)條件中有一個(gè)或一個(gè)以上具備時(shí)，該件事情就會(huì)發(fā)這種關(guān)系稱(chēng)為或邏輯關(guān)系。選擇題1 .下列幾種邏輯門(mén)中，能用作反相器的是C。A.與門(mén)B.或門(mén)C.與非門(mén)2 .下列幾種邏輯門(mén)中，不能將輸出端直接并聯(lián)的是BA.三態(tài)門(mén)B.與非門(mén)C.OC門(mén)3 .TTL與非門(mén)的輸入端在以下四種接法中，在邏輯上屬于輸入高電平的是A.輸入端接地B.輸入端接同類(lèi)與非門(mén)的輸出電壓C.輸入端經(jīng)10kQ電阻接地D.輸入端經(jīng)51Q電阻接地4. TTL與非門(mén)的輸入端在以下 4種接法中,A.輸入端經(jīng)10k

3、 Q電阻接地 B.C.輸入端懸空D.在邏輯上屬于輸入低電平的是 D 輸入端接同類(lèi)與非門(mén)的輸出電壓輸入端經(jīng)51 Q電阻接地5.邏輯電路如圖3所示，該電路實(shí)現(xiàn)的邏輯關(guān)系為CA. Y AB B. Y AB C.Y ABD.6.圖4為T(mén)TL邏輯門(mén),A. AB C圖3選擇題5用圖00- YABAB圖5選擇題7用圖YABC D.7 .圖5電路實(shí)現(xiàn)的邏輯功能是C。A.YABB.YA-BC.YABD.YA。B8 .門(mén)電路使用時(shí)需要外接負(fù)載電阻和電源的是D。A.與門(mén)B.與非門(mén)C.異或門(mén)D.OC門(mén)9 .以下各種接法不正確的是D0A.與非門(mén)閑置輸入端接1B.或非門(mén)閑置輸入端接地C.TTL與非門(mén)閑置輸入端懸空D.CM

4、OS門(mén)閑置輸入端懸空10 .圖6中能實(shí)現(xiàn)YAB功能的TTL門(mén)是B。11.圖 7Y AB AB(A)圖6選擇題10用圖實(shí)現(xiàn)C 。12.A(C)(A)(D)(B)圖7選擇題11用圖丫六、畫(huà) 圖(A)(B)(C)圖8選擇題12用圖(D)圖12圖8中電路和給定邏輯功能都正確的是C先寫(xiě)出所示各門(mén)電路的邏輯表達(dá)式，再根據(jù)輸入信號(hào)A、B的波形，對(duì)應(yīng)畫(huà)出各個(gè)門(mén)的輸出波形ABYiY2A 1Y-rumruiT-LLTTLLTrjrjjjjTLnX：Y2=1Y3一圖12題六用圖Y4-解：Yi=Y2=Y3=A+BY4=AB+AB波形如圖12第二部分組合邏輯電路一、填空題1 .邏輯代數(shù)的三種基本邏輯運(yùn)算是與、或和非，在

5、電路上,分別用與門(mén)、或門(mén)和非門(mén)來(lái)實(shí)現(xiàn)。2 .邏輯變量和邏輯函數(shù)的取值只有0和1兩種可能。3 .邏輯函數(shù)的表示方法有真值表、邏輯表達(dá)式、邏輯圖、波形圖、卡諾圖五種。4 .“全1出0,有0出1”描述的邏輯關(guān)系是與非邏輯。5 .0,1100J。6 .ABSSAB5RS,AABA+B.ABABA。7 .ABC101時(shí)，函數(shù)YABBC之值為丫1。8 .二進(jìn)制的基數(shù)是上,其第i位的權(quán)值是2i-109 .在二-十進(jìn)制碼中，1位十進(jìn)制數(shù)用4位二進(jìn)制碼表示,8421BCD碼從高位到低位的權(quán)值依次為8、4、2、1。10 .(93)10=(1011101)2,(93)10=(10010011)8421bcd11 .

6、最簡(jiǎn)與或式的標(biāo)準(zhǔn)有兩個(gè)，即與項(xiàng)數(shù)最少、每個(gè)與項(xiàng)中變量數(shù)最少,12 .常用的集成組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器等。13 .編碼器的功能是將輸入信號(hào)轉(zhuǎn)化為二進(jìn)制代碼輸出。14 .編碼器可分為二進(jìn)制編碼器和二-十進(jìn)制編碼器，又可分為普通編碼器一一一和優(yōu)先編碼器。15 .常用的譯碼器電路有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。16 .七段顯示譯碼器74LS48輸出高電平有效，用以驅(qū)動(dòng)共陰極LED顯示器。當(dāng)輸入A3A2AA00101時(shí)，輸出abcdefg=1011011,顯示字形。17 .數(shù)據(jù)選擇器的邏輯功能是從2n個(gè)輸入信號(hào)中選擇一個(gè)送到唯一輸出端；數(shù)據(jù)分配器的邏輯功能是根據(jù)地址信號(hào)

7、的要求將公共總線(xiàn)上的一路輸入數(shù)據(jù)分配到指定輸出通道上去。二、選擇題1 .“入1出0,入0出1”的邏輯運(yùn)算關(guān)系屬于C。A.與運(yùn)算B.或運(yùn)算C.非運(yùn)算D.與非運(yùn)算2 .使函數(shù)YABAB的值為0的變量取值組合為ABC0A.00、11B.00、10C.01、10D.01、113 .使函數(shù)YABCD之值為1的變量取值組合是A。A. AB 00 , CD 至少有一個(gè) 0 B.AB 01 , CD至少有一個(gè)1C.AB10,CD11D.AB11,CD任意組合4 .YABCACBC,當(dāng)AC1時(shí)，D。A.YBB.YBC.Y0D.Y15 .3個(gè)邏輯變量的取值組合共有鼠種。A.3B.6C.8D.166 .下列邏輯函數(shù)

8、屬于與非式的是B0A.yABB.yAbC.yabcD.yabc7 .與abAcBC相等的式子是A。A.ABCB.ABAcC.ABBCD.ABAB8 .圖1所示波形關(guān)系的邏輯函數(shù)表達(dá)式為C。A.YABB.YABC.YABD.YA。B9.表 1 A l所式 為 B 1IIIYII圖1選擇題8用圖ABY不的真值表，其函數(shù)000C0011100A.110表1選才1題旗值表Y A A BBY A A BCYAABD.YAAB10.余3碼的0011對(duì)應(yīng)的十進(jìn)制數(shù)是CA.3B.6C.0D.911.二進(jìn)制數(shù)10010110轉(zhuǎn)換為十進(jìn)制，應(yīng)得A0A.150B.151C.9612.十進(jìn)制數(shù)35轉(zhuǎn)換為二進(jìn)制數(shù)得D.

9、98A,轉(zhuǎn)換為8421BC網(wǎng)得CA.10001113.屬于無(wú)權(quán)碼的是A.8421碼B.100001C.00110101D.01010011BB.14 .組合邏輯電路通常由A.門(mén)電路B.15 .8線(xiàn)-3線(xiàn)優(yōu)先編碼器輸出Y2Y1Y0為C。A.000B.1010余3碼A組成編碼器C.2421碼D.自然二進(jìn)制碼C.譯碼器D.74LS148,低電平輸入有效，反碼輸出C.01016.優(yōu)先編碼器同時(shí)有兩個(gè)或兩個(gè)以上信號(hào)輸入時(shí)，是按A.高電平B.低電平C.17.8421BCD譯碼器74LS42輸出低電平有效，當(dāng)輸入18.4選1數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)產(chǎn)生器的電路連接如圖實(shí)現(xiàn)的邏輯函數(shù)是C。A.YABB.C.YA

10、BABD.四、計(jì)算題YABAB數(shù)據(jù)選擇器當(dāng)對(duì)I5編碼時(shí),D.100D給輸入信號(hào)編碼。高頻率D.1000時(shí)，其輸出0工二1-1.將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)o(1)(25)10=(11001)2()2.將下列二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。(1)(1001)2=(9)10(2)3.將下列各數(shù)轉(zhuǎn)換為8421BC刑。(1)(100011)2=(00110101)8421BCD8421BCD高優(yōu)先級(jí)YoY9等于D。AADDD4選1MUX-D選擇題18用圖10=()2(1001011)=(75)io示，該電路(2)(231)1。=(001000110001)4.將下列數(shù)碼分別看作自然二進(jìn)制數(shù)和8421BCDH,

11、求出相應(yīng)的十進(jìn)制數(shù)。(1)(2)0101011000112=(151)10(010101100011)2=(1379)io8421BCC=(97)10(010101100011)8421BCD=(563)10五、組合邏輯電路設(shè)計(jì)題1.某產(chǎn)品有AB、GD四項(xiàng)指標(biāo)。其中規(guī)定主要指標(biāo)AB必須滿(mǎn)足要求，其余指標(biāo)C、D只要有一個(gè)達(dá)標(biāo)即可判定產(chǎn)品Y為合格。試設(shè)計(jì)一個(gè)邏輯電路實(shí)現(xiàn)此產(chǎn)品合格判定功能，要求：(1)列出真值表，(2)寫(xiě)出輸出函數(shù)的最簡(jiǎn)與或式，(3)畫(huà)出用與非門(mén)實(shí)現(xiàn)該電路的邏輯圖。解：(1)CDA B2 .現(xiàn)有三個(gè)車(chē)間，每個(gè)車(chē)間各需10kW電力，這三個(gè)車(chē)間由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)功率為10kW另一

12、臺(tái)功率為20kW三個(gè)車(chē)間經(jīng)常不同時(shí)工作。試用與非門(mén)和異或門(mén)設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)各車(chē)間的工作情況，以最節(jié)約電能的方式自動(dòng)完成配電任務(wù)。解：(1)(2)(3)3.用集成真值表的譯碼器74LS138和4輸入與非門(mén)實(shí)現(xiàn)表2所示邏輯功能。先寫(xiě)出邏輯表達(dá)式，再畫(huà)出邏輯電路圖解:(1)_n_TTL_TLB-f1Y_圖3組合邏輯電路設(shè)計(jì)題5用圖實(shí)現(xiàn)電路。解：(1)AB - 0 - 1 - 1 0 4選1 MUXAoDoDDD3六、組合邏輯電路分析題1.試分析圖4所示電路的邏輯功能C圖4電路分析題1用圖AB解:(1)(2)(2)三人表決器電路2.試分析圖5所示電路的邏輯功能。圖5電路分析題2用圖A 解：B

13、二變量同或電路3 .圖6是BCD七段顯示譯碼/驅(qū)動(dòng)器74LS48驅(qū)動(dòng)一位數(shù)碼管的連接方法。請(qǐng)問(wèn)，當(dāng)輸入8421BC網(wǎng)為A3A2AA00011時(shí)，圖中發(fā)光二極管LEDaLEDg的亮滅情況如何?數(shù)碼管顯示的字形是什么？由真值表可知，電路實(shí)現(xiàn) 3線(xiàn)-8線(xiàn)譯碼器的邏輯功能BS201BCM輸入解:a、b、c、d、g亮，e、f滅。顯示“3”。4 .二-十進(jìn)制譯碼器74LS42按圖7連接。請(qǐng)列出電路的真值表，說(shuō)明電路的邏輯功能。使能輸入地址碼輸入圖7電路分析題4用圖解:使能端輸入輸出A3A2A1AoY0Y1Y2Y3Y4Y5Y6Y7000011111110011011111101011011111譯00111

14、1101111碼10011110111101111110111101111110111111111110000001禁010止1011全部為1譯100碼1011101115.3線(xiàn)-8線(xiàn)譯碼器74LS138構(gòu)成的電路如圖8所示，a、b、C為輸入變量。試寫(xiě)出輸出函數(shù)Y的最簡(jiǎn)與-或表達(dá)式，列出真值表，描述此電路的邏輯功能1時(shí),圖8電路分析題5用圖解:(1)(2)(3)判奇電路第3章集成觸發(fā)器一、填空題：1 .觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，當(dāng)Q0,Q0_態(tài)；當(dāng)Q1,Q。時(shí)，稱(chēng)為1態(tài)。2 .基本RS觸發(fā)器有保持、置0、置1功能;D觸發(fā)器有置0和置1功能3 .JK觸發(fā)器具有保持、置0、置1和翻轉(zhuǎn)的功能。4 .欲使

15、JK觸發(fā)器實(shí)現(xiàn)Qn1Qn的功能，則輸入端J應(yīng)接高電平,K應(yīng)接高電平。5 .觸發(fā)器的邏輯功能通常可用真值表、特性方程、狀態(tài)轉(zhuǎn)換圖和工作波形圖四種方法描述。6 .由兩個(gè)與非門(mén)組成的同步RS觸發(fā)器，在正常工作時(shí)不允許輸入S=R=1,即約束條件為SR=0。7 .觸發(fā)器按邏輯功能分為RS、JK、D、T、T'五種類(lèi)型8 .欲將JK觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，只需令J=上=工，去掉JK觸發(fā)器的置0和置1兩種功能即可。二、選擇題：1 .由與非門(mén)組成的基本RS觸發(fā)器，不允許輸入RD和標(biāo)的變量取值組合為AA.00B.01C.10D.112 .存在空翻問(wèn)題的觸發(fā)器是B同步RS觸發(fā)器 C.主從JK觸發(fā)器A.邊沿D觸

16、發(fā)器B.3 .僅具有“置0”“置1”功能的觸發(fā)器叫C。A.JK觸發(fā)器B.RS觸發(fā)器C.D觸發(fā)器4 .僅具有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫B。A.JK觸發(fā)器B.T觸發(fā)器C.D觸發(fā)器5 .具有“置0”“置1“保持”和“計(jì)數(shù)翻轉(zhuǎn)”功能的觸發(fā)器叫A。A.JK觸發(fā)器B.D觸發(fā)器C.T觸發(fā)器6 .僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫B。A.JK觸發(fā)器B.T'觸發(fā)器C.D觸發(fā)器7 .JK觸發(fā)器用做T觸發(fā)器時(shí)，控制端J、K正確接法是BA. JQnK Qn=K= 1C.JQnk Qn8 .D觸發(fā)器用做觸發(fā)器時(shí)，輸入控制端D的正確接法是B。A. DQnB.D QnC. D9.觸發(fā)器由門(mén)電路構(gòu)成，但它不同于門(mén)電路的

17、功能，主要特點(diǎn)是A.和門(mén)電路功能一樣 B.有記憶功能C.=1B 。沒(méi)有記憶功能10. TTL型觸發(fā)器的直接置0端R、置1端S正確用法是 C 。A.都接高電平“1” B.都接低電平“C.邏輯符號(hào)有小圓圈時(shí)，不用時(shí)接高電平“0”1”，沒(méi)有小圓圈時(shí)，不用時(shí)接低電平“ 0”11.當(dāng)T觸發(fā)器的T=1時(shí)，觸發(fā)器具有A.保持 B.禁止 C.C功能 計(jì)數(shù)D.置位12.為防止空翻，應(yīng)采用C結(jié)構(gòu)的觸發(fā)器。A. CMOS B. TTL C.13 .存在一次翻轉(zhuǎn)現(xiàn)象的觸發(fā)器是CA.邊沿JK或邊沿D觸發(fā)器 B.主從或維持阻塞同步RS觸發(fā)器C. 主從JK觸發(fā)器14 .以下觸發(fā)器受輸入信號(hào)直接觸發(fā)的是A.基本RS觸發(fā)器15

18、 .不能用作計(jì)數(shù)器的觸發(fā)器是A.同步RS觸發(fā)器B.AB.A 0MFrs觸發(fā)器邊沿D觸發(fā)器觸發(fā)器C.邊沿JK觸發(fā)器16.在CP有效時(shí)，若JK觸發(fā)器的J、K端同時(shí)輸入高電平,則其次態(tài)將會(huì)A.保持B.17.存在不定狀態(tài)的觸發(fā)器是A. RS觸發(fā)器 B. D置0 C.A_o一訕發(fā)器D.翻轉(zhuǎn)觸發(fā)器 D. T觸發(fā)器四、畫(huà)圖題1 .在基本態(tài)Q 0）RS觸發(fā)器中，已知可、SD的波形如圖1所示，試畫(huà)QQ的波形。（初2.在同步RS觸發(fā)器中，已知RS的波形如圖2所示，試畫(huà)Q,Q的波形。（初態(tài)Q0）解：QQII1RC1ISTTTRCPSSdCPRQQ圖2畫(huà)圖題2用圖JK觸發(fā)器的邏輯符號(hào):圖3畫(huà)圖題3用圖5.若JK觸4中

19、CRJ、K端波形畫(huà)出Q,Q的波形。知D鎖有輸形如示，試其Q端形(設(shè)器初Q=0)0脈沖上升沿觸發(fā)有效；脈沖下降沿觸發(fā)有效。發(fā)器初態(tài)為0,試根據(jù)圖上升沿觸發(fā)下降沿觸發(fā)cf_T"二"UTUTLFLcp-TLFJ-L6.已知CP,D和T的CP波形如圖5的輸出波形。Q0。試畫(huà)出其設(shè)初態(tài)QJnantrtnl一urtij4圖4畫(huà)圖題5用圖圖5畫(huà)圖題6用圖入圖7.在圖6(a)所示電路中,(b)所示的輸入波形，試畫(huà)出其Q端波形，設(shè)觸發(fā)器初態(tài)為Q=Q&CP(aIDQCICPD=XQIi_lu二ILr:；一：dQ»rtiJbI-8.如圖7各觸發(fā)器，可設(shè)其初態(tài)為Q0或Q1o圖6畫(huà)

20、圖題7用圖(b畫(huà)出各電路對(duì)應(yīng)4個(gè)CP脈沖作用下的輸出端Q的波形(a)(a)(c)(d)(b)圖7 畫(huà)圖題8用圖解CP解：Do=Q； D=QCP_TL_TLCP圖8 畫(huà)圖題9用圖(d)波形圖cp LTLTLTL狀態(tài)圖01001.對(duì)于時(shí)第4章時(shí)序邏輯電路一、填空題序邏輯電路來(lái)說(shuō)，某一時(shí)刻電路的輸出不僅取決于當(dāng)時(shí)的輸入狀態(tài)，而且還取決于電路 原來(lái)的狀態(tài) 。所以時(shí)序電路具有 記憶 性。2 .計(jì)數(shù)器的主要用途是對(duì)脈沖進(jìn)行計(jì)數(shù)，也可以用作分頻和定時(shí)等。3 .用n個(gè)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器計(jì)數(shù)容量最多可為2n-1 。4 .計(jì)數(shù)器按計(jì)數(shù)進(jìn)位制，常用的有二進(jìn)制、 十進(jìn)制 計(jì)數(shù)器。5 .用來(lái)累計(jì)和寄存輸入脈沖數(shù)目

21、的部件稱(chēng)為計(jì)數(shù)器 。6 .寄存器可分成基本 寄存器和 移位寄存器。如圖8所示為兩個(gè)D觸發(fā)器構(gòu)成的時(shí)序電路。設(shè)第0個(gè)CP即初始狀態(tài)時(shí)QQ00,試畫(huà)出在4個(gè)CP脈沖作用下Q、Q端的波形，列出輸出組合QQ對(duì)應(yīng)軍入CP脈沖順序的真值表。7 .4位移位寄存器經(jīng)過(guò)4個(gè)CB沖后，4位數(shù)碼恰好全部移入寄存器，再經(jīng)過(guò)個(gè)CP脈沖，可以得4位串行輸出。8 .寄存器主要用來(lái)暫時(shí)存放二進(jìn)制數(shù)據(jù)或代碼，是一種常用的時(shí)序邏輯部件。9 .一個(gè)觸發(fā)器可以構(gòu)成1位二進(jìn)制計(jì)數(shù)器,它有2種工作狀態(tài),若需要表示n位二進(jìn)制數(shù)，則需要n個(gè)觸發(fā)器。10 .在計(jì)數(shù)器中，若觸發(fā)器的時(shí)鐘脈沖不是同一個(gè)，各觸發(fā)器狀態(tài)的更新有先有后，則這種計(jì)數(shù)器稱(chēng)為

22、異步計(jì)數(shù)器11 .在計(jì)數(shù)器中，當(dāng)計(jì)數(shù)脈沖輸入時(shí)，所有觸發(fā)器同時(shí)翻轉(zhuǎn)，即各觸發(fā)器狀態(tài)的改變是同時(shí)進(jìn)行的，這種計(jì)數(shù)器稱(chēng)為同步計(jì)數(shù)器。二、選擇題1.一個(gè)4位二進(jìn)制加法計(jì)數(shù)器起始狀態(tài)為1001,當(dāng)接到4個(gè)脈沖時(shí)，觸發(fā)器狀態(tài)為C_0A.0011B.0100C.1101D.11002 .構(gòu)成計(jì)數(shù)器的基本單元是C0A.與非門(mén)B.或非門(mén)C.觸發(fā)器D.放大器3 .某計(jì)數(shù)器在計(jì)數(shù)過(guò)程中，當(dāng)計(jì)數(shù)器從111狀態(tài)變?yōu)?00狀態(tài)時(shí)，產(chǎn)生進(jìn)位信號(hào),此計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是A。A.8B.7C.6D.34 .4個(gè)觸發(fā)器可以構(gòu)成C位二進(jìn)制計(jì)數(shù)器。A.6位B.5位C.4位D.3位5 .4位二進(jìn)制計(jì)數(shù)器有屋計(jì)數(shù)狀態(tài)A. 4個(gè) B. 8

23、個(gè)個(gè) D. 32 個(gè)6 .一位8421BCDH十進(jìn)制計(jì)數(shù)器至少需要B個(gè)觸發(fā)器。A.3個(gè)B.4個(gè)C.5個(gè)D.6個(gè)7 .要組成六進(jìn)制計(jì)數(shù)器，至少應(yīng)有A個(gè)觸發(fā)器。A.3個(gè)B.4個(gè)C.5個(gè)D.6個(gè)8 .寄存器由C組成。A.門(mén)電路B.觸發(fā)器C.觸發(fā)器和具有控制作用的門(mén)電路。9 .移位寄存器工作于并入一并出方式，則信息的存取與時(shí)鐘脈沖CPA關(guān)A.有B.無(wú)C.時(shí)有時(shí)無(wú)10 .一個(gè)4位二進(jìn)制加法計(jì)數(shù)器初始狀態(tài)為0000,經(jīng)過(guò)2008次CP觸發(fā)后它的狀態(tài)將變?yōu)镃。A.0000B.0110C.1000D.100111 .利用M進(jìn)制計(jì)數(shù)器構(gòu)成N(NKM進(jìn)制計(jì)數(shù)器，異步清0法或異步置0法用于產(chǎn)生清0或置0信號(hào)的狀態(tài)是C;同步清0法或同步置0法用于產(chǎn)生清0或置