C題-信號(hào)波形合成實(shí)驗(yàn)電路

1、信號(hào)波形合成實(shí)驗(yàn)電路設(shè)計(jì)（C題）摘 要：本設(shè)計(jì)包含方波振蕩電路，分頻電路，濾波電路，移相電路，加法電路，測(cè)量顯示電路。題目要求對(duì)點(diǎn)頻率的各參數(shù)處理，制作一個(gè)由移相器和加法器構(gòu)成的電路，將產(chǎn)生的10KHz和30KHz正弦信號(hào)作為基波和三次諧波，合成一個(gè)波形幅度為5V、近似于方波的波形。振蕩電路采用晶振自振蕩并與74LS04結(jié)合，產(chǎn)生6MHz的方波源。分頻電路采用74LS390與CD4566分頻出固定頻率的方波，作為波形合成的基礎(chǔ)。濾波采用TI公司的運(yùn)放LC081，分別設(shè)置各波形的濾波電路。移相電路主要處理在濾波過(guò)程中相位的偏差，避免對(duì)波形的合成結(jié)果造成影響。測(cè)量顯示電路基于ARM單片LM3S81

2、1，并顯示測(cè)量值。經(jīng)測(cè)試，整機(jī)功能齊全，輸出波形比較穩(wěn)定，無(wú)明顯失真。關(guān)鍵詞：方波振蕩電路 分頻與濾波 移相電路 加法器Experimental waveform synthesis circuitAbstract：The design consists of a square wave oscillator circuit, divider circuit, filter circuit, phase shift circuits, addition circuits, measurement display circuit. Subject of the request of the po

3、int frequency of the various parameters of processing, production of a phase shifter circuit consisting of adders, will have the 10KHz and 30KHz sinusoidal signal as the fundamental and third harmonic, synthesis of a wave amplitude 5V, similar to square wave waveform. Since the oscillating crystal o

4、scillation circuit combined with the 74LS04 to produce a square wave source 6MHz. Frequency circuit 74LS390 and the CD4566 divider out of a fixed frequency square wave, as a basis for waveform synthesis. Filtering using TI's op LC081, respectively, set the waveform of the filter circuit. Phase-s

5、hifting circuit in the main processing phase in the filtering process deviations, to avoid prejudicing the outcome of the waveform synthesis. Measurements show that the circuit chip based on ARM LM3S811, and display the measured values. The test machine featured, stable output waveform without signi

6、ficant distortion.Keywords：Square-wave oscillator circuit Frequency and filter Phase-shifting circu目錄1、系統(tǒng)設(shè)計(jì)21.1、設(shè)計(jì)任務(wù)21.2、基本要求21.3、發(fā)揮部分31.4、說(shuō)明部分32. 方案論證32.1 信號(hào)發(fā)生器電路32.2 分頻電路52.3 濾波電路62.4 移相電路72.5 放大電路82.6 加法電路92.7 反相器電路102.8 顯示電路113 整體設(shè)計(jì)134. 軟件設(shè)計(jì)144.1開(kāi)發(fā)軟件及編程語(yǔ)言簡(jiǎn)介144.2、軟件實(shí)現(xiàn)方法144.3、軟件流程圖154.4、程序清單175. 系

7、統(tǒng)測(cè)試結(jié)果175.1、 測(cè)試儀器與設(shè)備175.2、 系統(tǒng)試驗(yàn)結(jié)果18參考文獻(xiàn)21附錄【1】21實(shí)物圖片281、系統(tǒng)設(shè)計(jì)1.1、設(shè)計(jì)任務(wù)設(shè)計(jì)制作一個(gè)電路，能夠產(chǎn)生多個(gè)不同頻率的正弦信號(hào)，并將這些信號(hào)再合成為近似方波和其他信號(hào)。電路示意圖如圖1所示： 圖1 電路示意圖1.2、基本要求（1）方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為10kHz和30kHz的正弦波信號(hào)，這兩種信號(hào)應(yīng)具有確定的相位關(guān)系；（2）產(chǎn)生的信號(hào)波形無(wú)明顯失真，幅度峰峰值分別為6V和2V；（3）制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的10kHz和30kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度

8、為5V，合成波形的形狀如圖2所示。圖2 利用基波和3次諧波合成的近似方波1.3、發(fā)揮部分（1）再產(chǎn)生50kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波；（2）根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的10kHz、30kHz等各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形；（3）設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電路，測(cè)量誤差不大于±5；（4）其他。1.4、說(shuō)明部分本題中用于合成方波和三角波的正弦波信號(hào)其產(chǎn)生及移相不得采用“DDS”或“處理器加DAC”等方式2. 方案論證 2.1 信號(hào)發(fā)生器電路方案一：數(shù)控振蕩器（NCO）產(chǎn)生時(shí)間離散和

9、幅度離散的正弦信號(hào)和余弦信號(hào)， 在模擬調(diào)制中，利用NCO可以直接產(chǎn)生調(diào)頻信號(hào)（FM），雖然結(jié)合FPGA可以完成調(diào)頻信號(hào)的輸出，但是數(shù)控振蕩器（NCO）的平臺(tái)搭建需要時(shí)間。方案二：采用二級(jí)非門與晶振組合成形成正反饋電路產(chǎn)生正反振蕩，其中采用的6MHZ的晶振是起濾波作用。只有6MHZ頻率的脈沖信號(hào)容易通過(guò)該正反饋電路，其它頻率的信號(hào)被抑制。故電路表現(xiàn)為只有6MHZ的方波信號(hào)。該電路輸出穩(wěn)定，容易搭建。圖3 6MHZ的晶振二級(jí)非門方波發(fā)生器電路中的C2的作用為隔直耦合，C2的選擇應(yīng)使C與頻率fs時(shí)的容抗忽略不計(jì)。C1的作用是抑制高次諧波，以保證穩(wěn)定的頻率。C1的選擇應(yīng)使2nRC*2fs=1。R的用是

10、使反相器工作在線性放大區(qū)，R的阻值對(duì)于TTL門通常在0.7k3k之間，對(duì)于CMOS門通常在10k100M之間。為此，通常應(yīng)用下式確定C1，R1和R2（設(shè)R1=R2=R） 即 : R選2.7K，C2選0.01uF，C1選10PF，J選6MHZ。方案三：信號(hào)發(fā)生器采用晶振SG-8003DB及振蕩電路直接產(chǎn)生1MHz的方波信號(hào)。圖4 晶振SG-8003DB方波脈沖發(fā)生器電路綜上所述：采用晶振SG-8003DB方波脈沖發(fā)生器電路。 2.2 分頻電路方案一：采用單片機(jī)與FPGA結(jié)合，省去許多分立的邏輯集成電路，使電路的集成性和可靠性大大提高。另編程簡(jiǎn)單容易實(shí)現(xiàn)，且容易實(shí)現(xiàn)并可以產(chǎn)生固定頻率的波形，并省去

11、分頻電路，是電路簡(jiǎn)化。但是FPGA平臺(tái)的搭建占用時(shí)間太長(zhǎng)，不利于實(shí)現(xiàn)。方案二： 分頻電路采用邏輯元件74LS390、CD4566、CD4066搭建而成。電路如圖5所示：振蕩電路所產(chǎn)生的頻率為1MHz的方波送到74HC390（D2A）構(gòu)成10分頻電路，輸出頻率為100KHz的方波。頻率為100KHz的方波再經(jīng)74HC390（D2B）構(gòu)成10分頻，由13腳輸出頻率為10KHz、占空比50%的方波。和頻率為100KHz的方波再經(jīng)74HC390（D3A）二分頻，得到頻率為50KHz、占空比50%的方波。同時(shí)74HC390輸出頻率為10KHz的方波送入到CD4566和CD4046組成的6倍頻得到60KH

12、z的方波，再經(jīng)74HC390（D3B）二分頻得到30 KHz的信號(hào)分頻電路如圖5所示。圖5 分頻電路綜上所述：采用方案二分頻電路。 2.3 濾波電路 方案一：采用LC或RC無(wú)源濾波，電路圖如圖6所示，電路簡(jiǎn)單，參數(shù)易于計(jì)算。但濾波效果差，而本題目只要給指定頻率的波形濾波，并且達(dá)不到題設(shè)要求?？梢愿鶕?jù)中心頻率公式： 來(lái)匹配R、C的參數(shù)。 圖6 無(wú)源RC低通濾波器 圖7 一階低通有源濾波器方案二：采用TI公司提供的TLC085運(yùn)算放大器，搭建一個(gè)低通有源濾波器電路圖如圖7所示，計(jì)算出相應(yīng)的電容電阻值，雖然電路相對(duì)復(fù)雜，但是濾波效果好，且能夠在電路中運(yùn)用TI公司的一種元件，以達(dá)到題目基本的要求。TL

13、C085具有高帶寬、高輸出驅(qū)動(dòng)、高壓擺率、超低功耗關(guān)斷模式、低輸入噪聲電壓、輸入失調(diào)電壓等特點(diǎn)，是一個(gè)高性能的運(yùn)算放大器。根據(jù)諧振頻率計(jì)算公式： 可得出頻率為30K、50K的濾波電路參數(shù)。 圖8 四階低通有源濾波器 2.4 移相電路方案一：有源移相原理圖如圖9所示。通過(guò)調(diào)整電路的電阻、電容等參數(shù)，電路可以實(shí)現(xiàn)對(duì)特定頻率信號(hào)的移相，但在被移相信號(hào)的頻率發(fā)生變化時(shí)，模擬移相電路的相應(yīng)參數(shù)勢(shì)必要隨之調(diào)整。對(duì)于題目要求給出的10Hz、30KHz、50KHz的三個(gè)頻率，可以用FPGA通過(guò)四選一模擬開(kāi)關(guān)CD4052來(lái)選擇對(duì)應(yīng)的三路模擬移相電路，可以滿足題目中的基本要求。但要在各個(gè)頻率范圍內(nèi)實(shí)現(xiàn)高精度的移相

14、，硬件電路將會(huì)很復(fù)雜。圖9 ±45°有源移相電路方案二：直接對(duì)模擬信號(hào)進(jìn)行移相，如阻容移相，變壓器移相等。由RC電路的原理可知，阻容移相網(wǎng)絡(luò)在不同頻率的正弦波電壓通過(guò)RC電路時(shí)，輸出端的電壓幅度和相位與輸入不同。兩種簡(jiǎn)單的移相電路如圖10所示。(a )相位超前的相移網(wǎng)絡(luò) （b）相位滯后的相移網(wǎng)絡(luò)圖10 阻容移相網(wǎng)絡(luò)在圖1.0 中，圖(a )的模和相角分別為： （2.4.1）圖(b)的模和相角分別為： （2.4.2）顯然，兩種相移網(wǎng)絡(luò)都是隨著頻率的改變，單節(jié)RC電路中所產(chǎn)生的相移在0 o90 o之間變化。為滿足基本部分連續(xù)相移范圍：45o 45o的要求，需采用一個(gè)相位超前的相

15、移網(wǎng)絡(luò)和一個(gè)相位滯后的相移網(wǎng)絡(luò)。綜上所述：為簡(jiǎn)化電路，且晶振產(chǎn)生的電路本身移向很小，所以采用方案二。 2.5 放大電路 信號(hào)經(jīng)濾波后得到完整的正弦波。放大電路采用運(yùn)放組成的反相輸入比例放大器.電路如下圖11所示。比例放大器的主要作用是調(diào)節(jié)基波、3次波和5次波的峰峰值。 圖11 反相輸入比例放大器 放大電路的放大倍數(shù)： 圖中RF對(duì)應(yīng)RP3，R1對(duì)應(yīng)R11，相關(guān)環(huán)節(jié)電路原理相同。 2.6 加法電路為了產(chǎn)生包含10kHz為基波、30kHz 為3次波和50kHz為 5次波合成一個(gè)近似方波，采用運(yùn)放組成的信號(hào)疊加電路。波形幅度為5V，加法電路如圖12所示。當(dāng)=時(shí)，就是三個(gè)信號(hào)的疊加。對(duì)與合成方波，加法起

16、的運(yùn)算為對(duì)與合成三角波，加法起的運(yùn)算為圖12 加法電路2.7 反相器電路為了得到三角波，需要把30kHz 的3次波和50kHz的 5次波進(jìn)行反相。反相器用運(yùn)放組成的反相端輸入的1：1比例放大器來(lái)實(shí)現(xiàn)。電路如下圖13所示。圖中取R31和R32相等，運(yùn)放U4C的作用為反相器。 圖13 運(yùn)放組成的反相端輸入的1：1比例放大器2.8 顯示電路方案一：本題要求制作一個(gè)能對(duì)各個(gè)信號(hào)實(shí)現(xiàn)幅度測(cè)量和數(shù)字顯示的電路，顯示電路原理采用M3內(nèi)核的LM3S811 內(nèi)部AD轉(zhuǎn)換，將外部電壓取近后轉(zhuǎn)成數(shù)字量，然后驅(qū)動(dòng)數(shù)碼管顯示。但是數(shù)碼管顯示有限制，顯示各種數(shù)字、字符不方便。 方案二：測(cè)量依然采用M3內(nèi)核的LM3S811

17、 內(nèi)部AD轉(zhuǎn)換，將外部電壓取近后轉(zhuǎn)成數(shù)字量，然后驅(qū)動(dòng)液晶顯示。不僅顯示方便，且一塊1602就可以同時(shí)顯示幾路的測(cè)量值。 綜上所述：采用方案二。2.9 電源電路 系統(tǒng)需要多個(gè)電源，LM3S811使用5V穩(wěn)壓電源，其余各部分需要15V電源。方案一：電路中需要5V和15V供電，因此采用三端穩(wěn)壓集成7805和TPS61087組成的升壓至+15V供電電源。圖14為系統(tǒng)電源設(shè)計(jì)電路。 圖14 三端穩(wěn)壓集成電路7805和TPS61087組成的升壓至+15V供電電源方案二：用三端穩(wěn)壓集成電路7815和三端穩(wěn)壓集成7805產(chǎn)生+15V和+5V直流電，既滿足整個(gè)電路需求，又結(jié)構(gòu)間單。設(shè)計(jì)采用三端穩(wěn)壓LM7815輸

18、出15V電壓，電路如圖15所示，為分頻電路、移相電路、放大電路、疊加電路提供電壓。另將輸出送入到LM7805，電路如圖15所示，為單片機(jī)、和分頻電路提供電壓。圖15 +15V和+5V穩(wěn)壓電路綜上所述：采用方案一用7805三端集成穩(wěn)壓器輸出5V和7815三端集成穩(wěn)壓器輸出15V可以滿足電路供電需求。3 整體設(shè)計(jì)經(jīng)過(guò)方案比較與論證，最終確定的系統(tǒng)組成框圖如圖16所示。其中利用晶振、74LS04產(chǎn)生振蕩方波，74LS390和CD4566進(jìn)行分頻，獲得題目中所要求的各頻率信號(hào)。濾波器電路分別對(duì)10K、30K、50K設(shè)計(jì)相應(yīng)的參數(shù)電路，利用TL085搭建4階有源濾波器。圖16 整 機(jī)框圖 4. 軟件設(shè)計(jì)

19、4.1開(kāi)發(fā)軟件及編程語(yǔ)言簡(jiǎn)介系統(tǒng)采用C語(yǔ)言按模塊化方式進(jìn)行設(shè)計(jì)，并將各模塊程序通過(guò)KeilMDK4.01軟件開(kāi)發(fā)平臺(tái)和J-link驅(qū)動(dòng)仿真工具，對(duì)設(shè)計(jì)程序完成邏輯編譯、下載。完成MCU對(duì)AD的轉(zhuǎn)換及對(duì)1602液晶的驅(qū)動(dòng)。C語(yǔ)法比較靈活，允許編程的自由化。結(jié)構(gòu)式語(yǔ)言的顯著特點(diǎn)是代碼及數(shù)據(jù)的分隔化，即程序的各個(gè)部分除了必要的信息交流外彼此獨(dú)立。這種結(jié)構(gòu)化方式可使程序?qū)哟吻逦?，便于使用、維護(hù)以及調(diào)試。C語(yǔ)言以函數(shù)的形式提供給用戶，這些函數(shù)可方便的調(diào)用，并具有多種循環(huán)、條件語(yǔ)句控制程序流向，從而使程序完全結(jié)構(gòu)化。C開(kāi)發(fā)語(yǔ)言、Keil 4 編譯軟件及型號(hào)為L(zhǎng)M3S811的ARM開(kāi)發(fā)板的結(jié)合，滿足本系統(tǒng)測(cè)

20、量及顯示的功能。 4.2、軟件實(shí)現(xiàn)方法利用LM3S811內(nèi)部的10位AD轉(zhuǎn)換，對(duì)外部電壓進(jìn)行數(shù)字化轉(zhuǎn)換，并驅(qū)動(dòng)液晶顯示測(cè)量的值。為了能夠使用數(shù)字系統(tǒng)（如 MCU）處理模擬信號(hào)，必須把模擬信號(hào)轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)。能夠?qū)崿F(xiàn)這種轉(zhuǎn)換的電路稱為ADC（Analog-to-Digital Converter， 模-數(shù)轉(zhuǎn)換器）。ADC能夠?qū)⑦B續(xù)變化的模擬電壓轉(zhuǎn)換成離散的數(shù)字量。Stellaris 系列ARM集成有一個(gè) 10 位的ADC模塊，支持8個(gè)輸入通道，以及一個(gè)內(nèi)部溫度傳感器。ADC 模塊含有一個(gè)可編程的序列發(fā)生器，可在無(wú)需控制器干涉的情況下對(duì)多個(gè)模擬輸入源進(jìn)行采樣。每個(gè)采樣序列均對(duì)完全可配置的輸入

21、源、觸發(fā)事件、中斷的產(chǎn)生和序列優(yōu)先級(jí)提供靈活的編程。AD采樣采用過(guò)采樣方式，奈奎斯特定理表明要較好的還原一個(gè)信號(hào)，采樣頻率fs不能低于被采樣頻率f被的2倍，否則就會(huì)產(chǎn)生混疊效應(yīng)，因此頻率要求為： 過(guò)采樣程序?qū)崿F(xiàn)（例程）：unsigned long adcSample(void)/ ADC采樣 unsigned long ulData_Ave,ulData_Sum; ulData_Ave = 0x00; for (i = 0; i < 10; i+) ulData_Sum = 0x00; for (j = 0; j < 2; j+) /* 循環(huán)2 次，得到16 組 AD值 */ wh

22、ile(HWREG(ADC_BASE+ADC_O_SSFSTAT0)&ADC_SSFSTAT_FULL) = 0x00000000) LED_disp(); /* 等待FIFO 0為滿 */ /* 即等待8個(gè)數(shù)據(jù)轉(zhuǎn)換結(jié)束 */ for (k = 0; k < 8; k+) *ulADC_10 = HWREG (ADC_BASE + ADC_O_SSFIFO0) & 0x000003ff; /* 讀取FIFO */ ulData_Sum+=*ulADC_10;/* 進(jìn)行累加 */ ulData_Sum >>= 2; /* 右移n位得到過(guò)采樣值,n為增加位數(shù)*/

23、ulData_Ave += ulData_Sum; ulData_Ave = ulData_Ave / 20; return(ulData_Ave); 4.3、軟件流程圖 AD轉(zhuǎn)換程序流程圖如圖17所示：首先初始化AD模塊，然后啟動(dòng)AD模塊，采用過(guò)采樣的方式將外部模擬量取進(jìn)，進(jìn)行模擬量數(shù)字量的轉(zhuǎn)換，最后送到液晶顯示。圖17 AD轉(zhuǎn)換程序流程圖 數(shù)據(jù)顯示流程圖如圖18所示：將AD轉(zhuǎn)換后的數(shù)字量取出，分別取出千位、百位、十位、個(gè)位后送往液晶顯示。圖18 數(shù)值顯示流程圖 4.4、程序清單 見(jiàn)附錄1 5. 系統(tǒng)測(cè)試結(jié)果5.1、 測(cè)試儀器與設(shè)備測(cè)試用儀器與設(shè)備如表4.1.1所示：表4.1.1 測(cè)試用儀器

24、與設(shè)備儀器名稱型號(hào)生產(chǎn)廠數(shù)量雙通道數(shù)字示波器TEKTRONIX泰克科技有限公司1合成信號(hào)發(fā)生器NDY-EE1410南京新聯(lián)電訊儀器有限公司1數(shù)字萬(wàn)用表8808AFLUKE CORPORATION1直流穩(wěn)壓電源DF1731SC2A江蘇揚(yáng)中電子儀器廠1計(jì)算機(jī)聯(lián)想PC機(jī)聯(lián)想公司15.2、 系統(tǒng)試驗(yàn)結(jié)果 5.2.1 實(shí)測(cè)基波、三次波、五次波分量參數(shù)表頻率 電壓10K30K50K理論峰峰值6V2V1.2V測(cè)量峰峰值6±0.01V2±0.01V1.2±0.03V 5.2.2基波10KHz、測(cè)量峰峰值6±0.01V實(shí)測(cè)波形 圖19 基波10KHz、測(cè)量峰峰值6

25、7;0.01V實(shí)測(cè)波形 5.2.3 三次波30KHz、測(cè)量峰峰值2±0.01V實(shí)測(cè)波形如圖20 圖20 三次波30KHz、測(cè)量峰峰值2±0.01V實(shí)測(cè)波形5.2.4 五次波50KHz、測(cè)量峰峰值1.2±0.03V實(shí)測(cè)波形如圖21 圖21 五次波50KHz、測(cè)量峰峰值1.2±0.03V實(shí)測(cè)波形5.2.5 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值2V疊加后實(shí)測(cè)波形如圖22 圖22 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值2V疊加后實(shí)測(cè)波形5.2.5 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值2V及五次

26、波50KHz、測(cè)量峰峰值1.2V疊加后實(shí)測(cè)波形 圖23 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值2V及五次波50KHz、測(cè)量峰峰值1.2V疊加后實(shí)測(cè)波形5.2.6 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值0.667V相減及五次波50KHz、測(cè)量峰峰值0.24V疊加后實(shí)測(cè)波形。 圖24 基波10KHz、測(cè)量峰峰值6V與三次波30KHz、測(cè)量峰峰值0.667V相減及五次波50KHz、測(cè)量峰峰值0.24V疊加后實(shí)測(cè)波形。參考文獻(xiàn)：1. 及力，張濤，王永成.Protel99SE原理圖與PCB設(shè)計(jì)教程 .電子工業(yè)出版社.修訂版2. 華永平 模擬電路設(shè)計(jì)與制作. 北

27、京：電子工業(yè)出版社,2007.73. 田淑清 全國(guó)計(jì)算機(jī)等級(jí)考試二級(jí)教程-C語(yǔ)言程序設(shè)計(jì)（2008年版）.高等教育出版社4 高吉祥，黃智偉，丁文霞. 數(shù)字電子技術(shù)M. 北京：電子工業(yè)出版社，2003年，第1版5. 鄒其洪 黃智偉 高嵩.電工電子實(shí)驗(yàn)與計(jì)算機(jī)仿真M.北京：電子工業(yè)出版社，2003年，第1版附錄【1】 測(cè)量顯示程序#include "hw_ints.h"#include "hw_memmap.h"#include "hw_types.h"#include "gpio.h"#include "s

28、ysctl.h"#include "cpu.h"#include "hw_adc.h"#include "interrupt.h"#include "systemInit.h"#include <adc.h>#include <stdio.h>#include "hw_gpio.h"#define uint unsigned int#define uchar unsigned char#define ADCSequEnable ADCSequenceEnable

29、#define ADCSequDisable ADCSequenceDisable#define ADCSequConfig ADCSequenceConfigure#define ADCSequStepConfig ADCSequenceStepConfigure#define ADCSequDataGet ADCSequenceDataGet #define YJ_PERIPH SYSCTL_PERIPH_GPIOD |SYSCTL_PERIPH_GPIOB#define YJ_RS_BASE GPIO_PORTB_BASE #define YJ_RS_PIN GPIO_PIN_0#def

30、ine YJ_RW_BASE GPIO_PORTB_BASE #define YJ_RW_PIN GPIO_PIN_1#define YJ_EN_BASE GPIO_PORTB_BASE #define YJ_EN_PIN GPIO_PIN_2#define DATA_PORT_BASE GPIO_PORTD_BASE / DATA7:0 - PD7:0 #define DATA_PORT_PIN 0xFF#define YJ_RS_BASE_PIN YJ_RS_BASE,YJ_RS_PIN#define YJ_RW_BASE_PIN YJ_RW_BASE,YJ_RW_PIN#define Y

31、J_EN_BASE_PIN YJ_EN_BASE,YJ_EN_PIN#define DATA_PORT_BASE_PIN DATA_PORT_BASE,DATA_PORT_PIN#define YJ_RS HWREG(YJ_RS_BASE + (GPIO_O_DATA + (YJ_RS_PIN << 2)#define YJ_RW HWREG(YJ_RW_BASE + (GPIO_O_DATA + (YJ_RW_PIN << 2)#define YJ_EN HWREG(YJ_EN_BASE + (GPIO_O_DATA + (YJ_EN_PIN << 2)#

32、define DATA_PORT HWREG(DATA_PORT_BASE + (GPIO_O_DATA + (DATA_PORT_PIN << 2)#define DATA_PROT_OUTPUT_SET() HWREG(DATA_PORT_BASE + GPIO_O_DIR) = 0xFF /設(shè)置數(shù)據(jù)口為輸出方向 #define RS_L GPIOPinWrite(YJ_RS_BASE,YJ_RS_PIN ,0x00); /ser管腳為低#define RW_L GPIOPinWrite(YJ_RW_BASE,YJ_RW_PIN ,0x00); /SRCLK1管腳為低#defi

33、ne EN_L GPIOPinWrite(YJ_EN_BASE,YJ_EN_PIN ,0x00); /SRCLK1管腳為低#define RS_H GPIOPinWrite(YJ_RS_BASE,YJ_RS_PIN ,0xff); /ser管腳為高#define RW_H GPIOPinWrite(YJ_RW_BASE,YJ_RW_PIN ,0xff); /SRCLK1管腳為高#define EN_H GPIOPinWrite(YJ_EN_BASE,YJ_EN_PIN ,0xff); /SRCLK1管腳為高 uchar LED =0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x

34、82,0xf8,0x80,0x90,0xfe,0xbf,0xff; /共陽(yáng)極段碼表說(shuō)明uint i,j,k,n=0; /說(shuō)明整數(shù)變量uchar aa,ee=0,0,0,0,12,12,12,12,cc=0xc0,dd; / 8個(gè)數(shù)碼管顯示的數(shù)數(shù)組 unsigned char bb=0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30;unsigned long ulADC_10;unsigned char LCDDISP

35、LAY_ROW1=" "unsigned char LCDDISPLAY_ROW2="shangyuan dianzi"unsigned long TheSysClock = 6000000UL; / 定義全局的系統(tǒng)時(shí)鐘變量tBoolean ADC_EndFlag = false; / 定義ADC轉(zhuǎn)換結(jié)束的標(biāo)志 void delay (int a) /延時(shí) for (; a > 0; a-); void Delay(unsigned int t) while(t)t-;void lcd_delay(unsigned int delaytime) w

36、hile(delaytime)delaytime-;void write_lcd_command(unsigned char write_command) /液晶寫 lcd_delay(40); RS_L; RW_L; DATA_PORT=write_command; EN_H; EN_L;void write_lcd_data(unsigned char write_data) lcd_delay(40); RS_H; RW_L; DATA_PORT=write_data; EN_H; EN_L;void initize_lcd(void) /液晶初始化 uchar i; EN_L; for

37、(i=200;i>0;i-)lcd_delay(248); write_lcd_command(0x3f); for(i=4;i>0;i-)lcd_delay(248); write_lcd_command(0x3f); write_lcd_command(0x0f); write_lcd_command(0x01); for(i=4;i>0;i-)lcd_delay(248); write_lcd_command(0x06);void lcd_displaystr(unsigned char x,unsigned char y,const unsigned char *st

38、r) switch(x) case 0: write_lcd_command(0x80+y); break; case 1: write_lcd_command(0xc0+y); break; while(*str) write_lcd_data(*str); str+;void clrpin() write_lcd_command(0x80); for(i=0;i<32;i+) write_lcd_data(0x20);void adcInit(void)/ ADC初始化 SysCtlPeriEnable(SYSCTL_PERIPH_ADC); / 使能ADC模塊 SysCtlADCS

39、peedSet(SYSCTL_ADCSPEED_125KSPS); / 設(shè)置ADC采樣率 ADCSequDisable(ADC_BASE, 0); / 配置前先禁止采樣序列 ADCSequConfig(ADC_BASE, 0, ADC_TRIGGER_ALWAYS, 0);/ 采樣序列配置：ADC基址，采樣序列編號(hào)，觸發(fā)事件，采樣優(yōu)先級(jí) ADCSequStepConfig(ADC_BASE, 0,7, ADC_CTL_CH0 | / ADC采樣序列步進(jìn)配置：ADC基址，采樣序列0，步值，采樣通道 ADC_CTL_END ); ADCSequEnable(ADC_BASE, 0); / 使能采樣

40、序列unsigned long adcSample(void) / ADC采樣 unsigned long ulData_Ave,ulData_Sum; ulData_Ave = 0x00; for (i = 0; i < 10; i+) ulData_Sum = 0x00; for (j = 0; j < 2; j+) / 循環(huán)2 次，得到16 組 AD值 while (HWREG (ADC_BASE + ADC_O_SSFSTAT0) & ADC_SSFSTAT_FULL) = 0x00000000) delay(1); / 等待FIFO 0為滿， / 即等待8個(gè)數(shù)據(jù)轉(zhuǎn)

41、換結(jié)束 for (k = 0; k < 8; k+) *ulADC_10 = HWREG (ADC_BASE + ADC_O_SSFIFO0) & 0x000003ff; / 讀取FIFO ulData_Sum += *ulADC_10; / 進(jìn)行累加 ulData_Sum >>= 2; / 右移n位得到過(guò)采樣值,n為增加位數(shù) ulData_Ave += ulData_Sum; ulData_Ave = ulData_Ave / 40; return(ulData_Ave); int main(void) unsigned long ulVal,temp; adcInit(); SysCtlClockSet(SYS