EDA課程設(shè)計(jì)完整版---數(shù)字秒表(設(shè)計(jì)報(bào)告+仿真文件+硬件實(shí)現(xiàn))

1、附：EDA課程設(shè)計(jì)完整版-數(shù)字秒表(設(shè)計(jì)報(bào)告+仿真文件+硬件實(shí)現(xiàn))仿真文件下載地址：（友情提示：關(guān)于頁(yè)數(shù)，下載后請(qǐng)刪除此頁(yè)即可）可編程器件及應(yīng)用課程設(shè)計(jì)報(bào)告題 目 數(shù)字秒表 學(xué) 院 信電工程學(xué)院 專(zhuān) 業(yè) 電子信息科學(xué)與技術(shù) 班 級(jí) 姓 名 學(xué) 號(hào) 指導(dǎo)教師 目 錄 課程設(shè)計(jì)任務(wù)書(shū)3 一、系統(tǒng)組成模塊連圖4 二、模塊器件及其程序4 1、分頻器4 2、十進(jìn)制計(jì)數(shù)器5 3、六進(jìn)制計(jì)數(shù)器6 4、動(dòng)態(tài)掃描7 5、譯碼顯示管8 三、系統(tǒng)仿真9 1、六進(jìn)制計(jì)數(shù)器9 2、十進(jìn)制計(jì)數(shù)器9 3、動(dòng)態(tài)掃描9 4、譯碼顯示管10 5、分頻器10 6、系統(tǒng)仿真11 7、硬件實(shí)現(xiàn)11 四、心得體會(huì)12課題名稱(chēng)數(shù)字秒表設(shè)計(jì)

2、完成時(shí)間12.30指導(dǎo)教師學(xué)生姓名班 級(jí)總體設(shè)計(jì)要求和技術(shù)要點(diǎn)總體設(shè)計(jì)要求： 通過(guò)本課程的學(xué)習(xí)使學(xué)生掌握可編程器件、EDA開(kāi)發(fā)系統(tǒng)軟件、硬件描述語(yǔ)言和電子線路設(shè)計(jì)與技能訓(xùn)練等各方面知識(shí)；提高工程實(shí)踐能力；學(xué)會(huì)應(yīng)用EDA技術(shù)解決一些簡(jiǎn)單的電子設(shè)計(jì)問(wèn)題。技術(shù)要點(diǎn)：1利用VHDL語(yǔ)言設(shè)計(jì)基于計(jì)算機(jī)電路中時(shí)鐘脈沖原理的數(shù)字秒表。該秒表計(jì)時(shí)范圍為0秒59分59.99秒，顯示的最長(zhǎng)時(shí)間為59分59秒，計(jì)時(shí)精度為10毫秒，并且具有復(fù)位功能。復(fù)位開(kāi)關(guān)一旦打開(kāi)所有位都為0。2.秒表有共有6個(gè)輸出顯示，分別為百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6個(gè)計(jì)數(shù)器與之相對(duì)應(yīng)，6個(gè)計(jì)數(shù)器的輸出全都為BCD碼輸

3、出，這樣便與同顯示譯碼器的連接。工作內(nèi)容及時(shí)間進(jìn)度安排工作內(nèi)容：在軟件上編輯、編譯程序，并在電腦上仿真， 最后在實(shí)驗(yàn)室下載到器件上實(shí)現(xiàn)硬件要求。進(jìn)度安排：第十八周一周時(shí)間；課程設(shè)計(jì)成果1與設(shè)計(jì)內(nèi)容對(duì)應(yīng)的軟件程序2實(shí)驗(yàn)報(bào)告3課程設(shè)計(jì)報(bào)告書(shū)一、系統(tǒng)組成模塊連接圖二、模塊器件及其程序1、分頻模塊及其程序 本模塊實(shí)現(xiàn)脈沖分頻，本實(shí)驗(yàn)使用的EP2C5的CLK3所以進(jìn)行10分頻產(chǎn)生100HZ的脈沖。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity div is port (clk:in std_l

4、ogic; clk1:out std_logic);end div;architecture behav of div issignal temp:std_logic_vector(3 downto 0);signal clk3:std_logic;begin process(clk) begin if clk'event and clk='1'then if temp="1001" then clk3<=not clk3;temp<="0000" else temp<=temp+'1' end

5、if;end if;end process;clk1<=clk3;end behav; 2、十進(jìn)制程序產(chǎn)生99毫秒、秒的低位、分的低位的功能。library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity cnt10 is port(clk,clr,start:in std_logic; cout:out std_logic; daout:buffer std_logic_vector(3 downto 0);end cnt10;ar

6、chitecture behav of cnt10 isbeginprocess(clk,clr,start)beginif clr='1' then daout<="0000" elsif(clk'event and clk='1')then if start='1' then if daout="1001" then daout<="0000"cout<='1' else daout<=daout+'1'cout<

7、='0' end if; end if;end if;end process;end behav;3、六進(jìn)制程序產(chǎn)生秒的高位、分的高位library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity cnt6 is port(clk,clr,start:in std_logic; cout:out std_logic; daout:buffer std_logic_vector(3 downto 0);end cnt6;arch

8、itecture behav of cnt6 isbeginprocess(clk,clr,start)beginif clr='1' then daout<="0000" elsif(clk'event and clk='1')then if start='1' then if daout="0101" then daout<="0000"cout<='1' else daout<=daout+'1'cout<=&#

9、39;0' end if; end if;end if;end process;end behav;4、動(dòng)態(tài)掃描程序 動(dòng)態(tài)的掃描六個(gè)數(shù)碼管，實(shí)時(shí)的顯示出相應(yīng)的數(shù)字。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity seltime is port(clk,clr,start:in std_logic; dain0,dain1,dain2,dain3,dain4,dain5:in std_logic_vector(3 dow

10、nto 0); daout:out std_logic_vector(3 downto 0); sel:out std_logic_vector(2 downto 0);end seltime;architecture behav of seltime is signal temp:std_logic_vector(2 downto 0);signal d_out:std_logic_vector(3 downto 0);beginsel<=temp;process(clk)begin if clk'event and clk='1' then if temp=&

11、quot;101" then temp<="000" else temp<=temp+'1' end if; end if;end process;process(temp,clr,dain0,dain1,dain2,dain3,dain4,dain5)begin if clr='1' then d_out<="0000" else if temp="000" then d_out<=dain0; elsif temp="001" then d_ou

12、t<=dain1; elsif temp="010" then d_out<=dain2; elsif temp="011" then d_out<=dain3; elsif temp="100" then d_out<=dain4; elsif temp="101" then d_out<=dain5; else d_out<="0000" end if; end if;end process;daout<=d_out;end behav;5、譯碼顯示

13、管程序顯示管電路的作用是在74LS138的驅(qū)動(dòng)將計(jì)數(shù)值在LED數(shù)碼管上顯示出來(lái)。計(jì)時(shí)電路產(chǎn)生的值在經(jīng)過(guò)BCD七段譯碼后，驅(qū)動(dòng)LED數(shù)碼管。library ieee;use ieee.std_logic_1164.all;entity xianshi is port(num:in std_logic_vector(3 downto 0); led:out std_logic_vector(7 downto 0);end xianshi;architecture behav of xianshi isbegin process(num) begin led<=(others=>'

14、;1'); case num is when"0000"=>led<="00111111" when"0001"=>led<="00000110" when"0010"=>led<="01011011" when"0011"=>led<="01001111" when"0100"=>led<="01100110" when&quo

15、t;0101"=>led<="01101101" when"0110"=>led<="01111101" when"0111"=>led<="00000111" when"1000"=>led<="01111111" when"1001"=>led<="01101111" when others=>NULL; end case; end process;end behav;三、系統(tǒng)仿真1、六進(jìn)制仿真圖2、十進(jìn)制仿真圖3、動(dòng)態(tài)掃描仿真圖4、譯碼顯示仿真圖5、分頻器仿真圖6、系統(tǒng)仿真圖7、 硬件實(shí)現(xiàn)四、心得體會(huì)通過(guò)本次課程設(shè)計(jì)，我鞏固了關(guān)于EDA的許多專(zhuān)業(yè)知識(shí)。開(kāi)始做設(shè)計(jì)時(shí)總是會(huì)犯一些錯(cuò)誤，只有經(jīng)過(guò)不停的改錯(cuò)不停的編譯才能得到正確的程序。在編程時(shí)，我充分使用了結(jié)構(gòu)化的思想，這樣程序檢查起來(lái)也比較方便，調(diào)試時(shí)也給了我很大方便，只要一個(gè)模塊一個(gè)模塊的進(jìn)行調(diào)就可以了，充分體現(xiàn)了結(jié)構(gòu)化編程的優(yōu)勢(shì)。在設(shè)計(jì)中要