跨導運算放大器的設(shè)計

1、跨導運算放大器的設(shè)計一、實驗任務(wù)1-1 實驗目的學會使用數(shù)模混合集成電路設(shè)計仿真軟件Hspice；學會按要求對電路的參數(shù)進行調(diào)整；學會對工藝庫進行參數(shù)提??；學會用提取的參數(shù)進行手工計算分析并與仿真得出的參數(shù)進行比較。通過上述實踐達到對之前所學模擬集成電路原理與設(shè)計理論課程內(nèi)容的更深入的理解和掌握，以及初步掌握模擬集成電路設(shè)計的方法和步驟，使學生能較快適應(yīng)未來模擬集成電路設(shè)計的需求。1-2 實驗任務(wù)：設(shè)計一個跨導運算放大器1 : BB : 1CL （1） VDD=1.8 V, 使用models.mdl庫文件，1:B是指兩個管的w/L之比，Ibias=54 A，試調(diào)整各個管的參數(shù)，使該運放的放大倍

2、數(shù)AV =>60，而且同時滿足增益帶寬積GBW>100 MHz，相位裕度PM>65 oC，并且最優(yōu)指數(shù)>0.422，可先參照一個樣板仿真文件ota.sp 和 ota_test.sp，然后自己調(diào)整；（2） 仿真各指標滿足要求后，自行設(shè)計參數(shù)提取電路進行電路中的各個部分晶體管的參數(shù)提取，然后進行手算分析。將分析結(jié)果與實際仿真結(jié)果進行比較；（3） 盡你所能調(diào)整除 VDD之外的其他參數(shù)，包括Ibias來提高FOM，最高能提高到多少？最后提交一個word電子文檔，包括參數(shù)提取過程、手算分析過程、電路圖（帶管子參數(shù)）、仿真波形圖、及相關(guān)詳盡的說明。二、實驗內(nèi)容2-1 問題

3、12-1-1參數(shù)分析 增益Av由， ，B= (W3/L3/(W2/L2則所以，可通過增大M1的寬長比，增大L4的大小，以及提高M3和M2的溝道寬長比之比B來提高放大增益。 增益帶寬積GBW由 因為CL的值不變，所以理論上提高M3和M2的溝道寬長比之比B、增大M1的跨導即增大M1的寬長比可以增大GBW，且滿足增益的要求。 相位裕度PM該電路中，nout為主極點，CL不變，所以輸出電阻Rout變化會使主極點發(fā)生變化。M2和M3之間的點N2a為第一非主極點，所以通過改變M2M3的W/L之比，通過使第一非主極點的位置外移，進而可以改變相位裕度。但是，改變管子參數(shù)的同時，總會伴隨增益或帶寬的下降，所以，

4、合理取值才是最重要的。 最優(yōu)指數(shù)FOM由GBW滿足要求時，減小Itotal值可以增大FOM因為Ibias為定值，所以若減少Itotal，則需減小管子的尺寸但Itotal跟GBW具有一定的矛盾關(guān)系，且電流太小管子可能會進入截止狀態(tài)。即使能令MOS管處于飽和狀態(tài)，考慮實際情況，過驅(qū)動電壓也不能太小。2-1-2仿真結(jié)果2-1-3相關(guān)參數(shù) 2-1-4計算參數(shù)CL=1.0386pIbias=54uAI total =254.4705uAV0 =62.111fd=1.1952MHzPM =70.629>65GBW=AV0 fd=62.111*1.7832=110.76>60=0.45>0

5、.422從輸出文件中查得各管都工作在飽和區(qū)，符合要求。由計算，可以證明實驗參數(shù)符合指標要求。2-2 問題22.2.1對NMOS管進行電路仿真測試并提取參數(shù)： NMOS管測試電路原理圖漏端電壓從0到1.8V以步進0.01進行掃描，同時，柵極電壓從0到1V以步進0.05V進行掃描。 源代碼：（見附錄1） Nmos 取點：如下圖，于各條曲線取斜率并選取點進行標記記下其橫縱坐標及斜率 ，計算出VenL，如下表Vds/VIds/uASlope/uVenL0.9202.5922.232-8.21250.95236.7627.735-7.58651.0272.5634.357-6.9332Avg-7.577

6、4VenL-7.57743.2.2對PMOS管進行電路仿真測試并提取參數(shù)：PMOS管測試電路原理圖 源代碼：(見附錄二 Pmos 取點：方法同Nmos Vds/VIds/uASlope/uVepL-0.9-23.130.9073124.5929-0.95-28.5560.6895840.4607-1.0-34.4910.5156865.8845Avg-28.72643.6460VepL=43.64602-2-3 手算分析用實驗1的管子參數(shù)，由手算分析等到理論值，與實驗1的仿真值相比較。Vgs=-1V 仿真后顯示其閾值電壓Vth=-0.481V 忽略溝道調(diào)制效應(yīng) 此時Ids=-34.9058uA

7、 由得pmos的Cox為51.835u帶入其中Id1=27uA W1/L1=5.0 / 0.18得gm1=278.841u A/VM3和M2的溝道寬長比之比B=(W3/L3/(W2/L2= (5.5/1.0/(2.0/1.0=2.75輸出電阻 Ro3=VenL3/(B*Id1=92.92KRo4=VepL4/(B*Id1=587.81KRout=Ro3/Ro4=80.24K 已知CL=1.0386p得到f d=1/(2*Rout*CL=1.9098MHz由得到Av=61.5292-2-4 誤差分析指標仿真數(shù)據(jù)值計算數(shù)據(jù)值誤差率310.8918u278.841u11.5 %f d1.7832MH

8、z1.9098MHz7.00%62.11161.5290.95%1 的誤差較大，原因是溝道調(diào)制效應(yīng)等二階效應(yīng)導致的。計算的過程中只考慮了一階模型，忽略了很多二階效應(yīng)，計算模型簡略導致的計算產(chǎn)生誤差。2fd的結(jié)果受到電阻值的影響，由于電阻值較小，則fd的值相對偏大，且具有一定誤差。3的值受到 fd的誤差影響。4三個參數(shù)的誤差大小與計算VENL和VEPL時的取點有關(guān)。2-3 問題32-3-1仿真結(jié)果2-3-2相關(guān)參數(shù)2-3-3 計算參數(shù)=1.0386pFIbias=13uAAV0 =70.009fd=1.4924MHzPM =65.409>65GBW=70.009*65.409=104.48

9、14MHz>100MHz= 88.3776uAFOM= =1.2278>0.422從輸出文件中查得各管都工作在飽和區(qū)，符合要求。由計算，可以證明實驗參數(shù)符合指標要求。且FOM的值約為1，較符合優(yōu)化設(shè)計要求。四、附錄附錄1：NMOS參數(shù)提取電路源代碼.subckt ota nd ng ns* parameters *.param wmin=0.24u.param lmin=0.18u.param l1=1.0u.param w1=5.5u* circuit *m1 nd ng ns ns n_18_g2 l=l1 w=w1 geo=3 m=1.ends otaA test struc

10、ture for the ota* The model-files *.include models.mdl* Options *.option method=gear.option reltol=1e-5 abstol=1e-9.option post* Include circuits *.include './ota_extract.sp'* parameters *.param cl=1.0386p.param ibias1=54u* circuit *xota nd ng nss otar1 ndd nd 1k* the equivalent load capacit

11、ancecl nout nss cl* sources * dc sourcesvdd ndd 0 1.8vss nss 0 0vg ng nss 1 * simulations * operating point.op.dc vdd 0 1.8 0.01 vg 0 1 0.05* output *.probe dc v(*.end附錄二：PMOS參數(shù)提取電路源代碼.subckt ota nd ng ns* parameters *.param wmin=0.24u.param lmin=0.18u.param l1=1u.param w1=5u* circuit *m1 nd ng ns n

12、s p_18_g2 l=l1 w=w1 geo=3 m=1.ends otaA test structure for the ota* The model-files *.include models.mdl* Options *.option method=gear.option reltol=1e-5 abstol=1e-9.option post* Include circuits *.include './ota_extract.sp'* parameters *.param cl=1.0386p.param ibias1=54u* circuit *xota nd ng nss otar1 ndd nd 1k* the equivalent load capacitancecl n