第五章同步時序邏輯電路的習題數(shù)字邏輯word精品

1、第五章同步時序邏輯電路的習題一、基本知識點1時序邏輯電路的一般結構輸入 信 號X1X2Xnyz：z；Zn輸出信號特點：a、有存儲電路（記憶元件）；有組合電路（特殊時可沒有）b、包含反饋電路，電路功能與“時序”相關c、輸出不僅與輸入（X）有關，而且與存儲狀態(tài)（Y）有關 分類：（1） Mealy型Z = F （ X, Q）輸出是電路的輸入和現(xiàn)態(tài)的函數(shù)（注意輸出與輸入有直接關系）過去輸入?現(xiàn)態(tài)1 ?-輸出現(xiàn)在輸入（2）Moore 型 Z = F （ Q）所有輸入*現(xiàn)態(tài)?輸出輸出僅僅是電路現(xiàn)態(tài)的函數(shù)（注意輸出與輸入 沒有直接關系）同步時序邏輯電路：各觸發(fā)器共用同一時鐘信號，即電路中各觸發(fā)器狀態(tài)的轉換時

2、刻在統(tǒng)一時鐘信號控制下同步發(fā)生。異步時序邏輯電路：電路沒有統(tǒng)一的時鐘信號對狀態(tài)變化進行同步控制，輸入信號的變化將直接引起電路狀態(tài)的變化。本課程將較少討論異步時序邏輯電路2、同步時序邏輯電路的描述注意：任一個同步時序邏輯電路的結構和功能可用3組函數(shù)表達式元整地描述。(1)激勵函數(shù)表達式：存儲電路輸入 Y與電路輸入X和現(xiàn)態(tài)Q之間的關系Y =F （X , Q）現(xiàn)態(tài)Q就是上圖存儲電路原始的輸出yk(2)次態(tài)函數(shù)表達式：電路的次態(tài)Qn+1與激勵函數(shù)Y和現(xiàn)態(tài)Q之間關系Qn+1=F （Y , Q） 次態(tài)Qn+1就是上圖存儲電路再次觸發(fā)后的輸出ykn+1輸出函數(shù)表達式：電路的輸出Z和輸入X和當前現(xiàn)態(tài)Q的關系M

3、ealy 型Z = F (X , Q)Moore 型Z = F (Q)狀態(tài)表的格式Mealy 型Moore 型現(xiàn)態(tài)次態(tài)/輸出現(xiàn)態(tài)次態(tài)輸出輸入X輸入Xyn+1 /y / zyn+1yZ狀態(tài)圖的畫法3、同步時序邏輯電路分析（1）表格法的分析步驟a、根據(jù)電路寫出輸出表達式和激勵函數(shù)表達式b、列出各自的激勵矩陣，確定電路相應的次態(tài)c、作出給定電路的狀態(tài)表和狀態(tài)圖d、擬定一個典型輸入序列，畫出時間圖，描述此電路的功能（2）代數(shù)法的分析步驟a、根據(jù)電路寫出輸出表達式和激勵函數(shù)表達式b、把激勵函數(shù)代入次態(tài)方程，導出次態(tài)方程組c、根據(jù)此方程組，作出狀態(tài)表和狀態(tài)圖d、 擬定一個典型輸入序列，畫出時間圖，描述此電

4、路的功能注意：上述兩種分析方法的 b、c兩步 驟不同4、同步時序邏輯電路設計步驟：（1）形成原始的狀態(tài)圖和狀態(tài)表（2）對原始的狀態(tài)進行化簡，變成最簡狀態(tài)，降低電路復雜度和成本（3）把狀態(tài)與二進制代碼相對應，即決定觸發(fā)器的個數(shù)（4）確定激勵函數(shù)（對應觸發(fā)器的種類）和輸出函數(shù)（對應邏輯電路的種類）路圖5、常用的時序電路（1）計數(shù)器周期性的狀態(tài)循環(huán)按進制可分為：二進制計數(shù)器、BCD碼計數(shù)器、任意進制計數(shù)器（樓兩種存在無效狀態(tài)）方式：同步計數(shù)器、異步計數(shù)器按趨勢可分為：加“ 1 ”計數(shù)器、減“1 ”計數(shù)器*同步二進制計數(shù)器 （3位數(shù)值，即3個觸發(fā)器）用3個JK觸發(fā)器實現(xiàn)，電路圖如下所示（輸入端懸空為信

5、號“1 ”），并畫出邏輯電按時鐘輸入Q2Qi ?IQoIK公IIK . IJrillIK . IJ驅動方程J0 =K0=1J1 =K1 二二 Q0J2 =k2 =Q0 Q1輸出方程Z =(q?Q1 Q0)輸出波形如下所示（Qo觸發(fā)器的輸入控制）（Q1觸發(fā)器的輸入控制）（Q2觸發(fā)器的輸入控制）三個觸發(fā)器的輸出端原相直接輸出9CpQoQiQ2 000 001 010 011 100 101 110 111說明：Q0觸發(fā)器按時鐘 Cp觸發(fā)，每一個時鐘 Qo觸發(fā)器翻轉一次Q1觸發(fā)器接收Q0觸發(fā)器的原相輸出，當 Q0原相輸出為1后才翻轉一次1后才翻轉一次Q2觸發(fā)器接收Q0和Q1原相輸出相與之后的結果，只

6、有前兩者輸出均為*異步二進制計數(shù)器也用3個JK觸發(fā)器實現(xiàn)，CR為清零端，電路圖如下所示 懸空）3個JK觸發(fā)器的輸入端均QiQo f?CRIK A IJCp?9-t驅動方程同上（略）輸出波形如下所示（對比同步計數(shù)器，看看異同）CpQoQiQ2111 no 101 looon01O0O1注意：如反向輸出則為加“ i ”計數(shù)（i ）寄存器多個觸發(fā)器的并行操作，可以暫存數(shù)據(jù)信息Q3Q2QiQoA IDA IDA IDID*數(shù)據(jù)寄存器（4位數(shù)值，即4個觸發(fā)器）用D觸發(fā)器來實現(xiàn)，電路圖如下所示 Cp數(shù)據(jù)輸入端（存儲 4位數(shù)據(jù)）*移位寄存器（輸入可并行亦可串行，輸出可并行亦可串行）各位之間存在傳遞關系Q29

7、Qi9IDAPQoCp數(shù)據(jù)輸入端（存儲 4位數(shù)據(jù)） 10*移位寄存器（各位之間存在傳遞關系，且首位和末位也存在傳遞關系）數(shù)據(jù)輸入端（存儲 4位數(shù)據(jù)）注意：前面示意的均為左移位，如右移位，傳遞關系相反、相關習題*填空題1、 時序邏輯電路按其狀態(tài)改變是否受統(tǒng)定時信號控制，可分為（）和（）兩種類型。2、一個同步時序邏輯電路可用（ 式描）、（）和（）3組函數(shù)表達述。3、Mealy型時序邏輯電路的輸出是（）的函數(shù)，Moore型時序邏輯電路的輸出是）的函數(shù)。m,則m和n應滿足關）個狀態(tài)，電路中有A，輸入序列x=010101，則4、設最簡狀態(tài)表包含的狀態(tài)數(shù)目為n,相應電路中的觸發(fā)器個數(shù)為系（）。5、一個Me

8、aly型“ 0011 ”序列檢測器的最簡狀態(tài)表中包含（）個觸發(fā)器。6、某同步時序邏輯電路的狀態(tài)表如下所示，若電路初始狀態(tài)為電路產生的輸出響應序列為（）現(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/1BC/1B/0CA/0A/17、某同步時序邏輯電路的狀態(tài)圖如下所示，若電路的初始狀態(tài)為 A，則在輸入序列11010010作用下的狀態(tài)和輸出響應序列分別為（）和（1/ 08某某同步時序邏輯電路圖如下所示，設電路現(xiàn)態(tài)狀 y2yi=00,經過3個時鐘脈沖后，電路的態(tài)為（Cp*選擇題（單選）仁下列觸發(fā)器中，A. 基本R-S觸發(fā)器）不可作為同步時序邏輯電路的存儲器件。B. D觸發(fā)器2、C. J-K觸發(fā)器構成一個模10

9、同步計數(shù)器，需要（A. 3個B. 4個D. T觸發(fā)器）觸發(fā)器。C. 5個D. 10 個3、實現(xiàn)同一功能的Mealy型同步時序電路比A. 狀態(tài)數(shù)目更多Moore型同步時序電路所需要的（B. 狀態(tài)數(shù)目更少C. 觸發(fā)器更多D.觸發(fā)器一定更少4、同步時序電路設計中，狀態(tài)編碼米用相鄰編碼法的目的是（A.減少電路中的觸發(fā)器C.提高電路可靠性B. 提高電路速度D. 減少電路中的邏輯門*判斷題1、同步時序邏輯電路中的存儲元件可以是任意類型的觸發(fā)器。2、 若某同步時序邏輯電路可設計成Mealy型或者Moore型，則采用 Mealy型電路比采用Moore型電路所需狀態(tài)數(shù)目少。（3、 實現(xiàn)同一功能的最簡Mealy型

10、電路比最簡 Moore型電路所需觸發(fā)器數(shù)目一定更少。（ ）4、最大等效類是指含狀態(tài)數(shù)目最多的等效類。（）5、同步時序邏輯電路設計中， 狀態(tài)編碼采用相鄰編碼法是為了消除電路中的競爭。（）6、 根據(jù)最簡二進制狀態(tài)表確定輸出函數(shù)表達式時，與所選觸發(fā)器類型無關。（）7、設計一個同步模 5計數(shù)器，需要5個觸發(fā)器。（）8、同步時序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達到最簡導致的。（）9、一個存在無效狀態(tài)的同步時序邏輯電路是否具有自啟動功能，取決于確定激勵函數(shù)時對無效狀態(tài)的處理。（*分析及設計題1、狀態(tài)圖如下所示，指出該電路屬于何種類型？實現(xiàn)什么功能？相應的電路中需要幾 個觸發(fā)器？2、1/0Cp3、分析下

11、圖所示的邏輯電路，設電路初始狀態(tài)為 輸出響應序列，并說明電路功能。00”，輸入序列為 x=10011110110 ,作出f.X *4、分析下圖所示的邏輯電路，說明該電路的功能。yiIKIKIJCp7-fIJ試作出“ 0101 ”序列檢測器的最簡輸入x輸出ZMealy型狀態(tài)表和 Moore型狀態(tài)表。典型輸入、輸出110101010011000001 010000序列為6、化簡如下所示的原始狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/0BA/0F/0CF/0G/0DA/0C/0EA/0A/1FC/0E/0GA/0B/17、用D觸發(fā)器作為存儲元件設計一個4位串行輸入、并行輸出的雙向移位寄存器。該電路

12、有一個數(shù)據(jù)輸入端x和一個控制輸入端 M。當M=0時，實現(xiàn)左移，數(shù)據(jù)從右端串行輸入 ；當M=1時，實現(xiàn)右移， 數(shù)據(jù)從左端串行輸入。二、習題參考答案*填空題1、時序邏輯電路按其狀態(tài)改變是否受統(tǒng)一定時信號控制，可分為（同步時序邏輯電路）和（異步時序邏輯電路）兩種類型。2、 一個同步時序邏輯電路可用（輸出函數(shù)表達式）、（激勵函數(shù)表達式）和（次態(tài)函數(shù)表達式）3組函數(shù)表達式描述。Moore型時序邏輯電路的3、Mealy型時序邏輯電路的輸出是（輸入和狀態(tài)變量）的函數(shù)，輸出是（狀態(tài)變量）的函數(shù)。4、設最簡狀態(tài)表包含的狀態(tài)數(shù)目為n,相應電路中的觸發(fā)器個數(shù)為m,則m和n應滿足關系（ 2m 去卩 > 2m-1

13、）5、器的最簡狀態(tài)表中包含（ 個觸發(fā)器。一個Mealy型“ 0011 ”序列檢測4 ）個狀態(tài)，電路中有（2 ）6、某同步時序邏輯電路的狀態(tài)表如下所示，若電路初始狀態(tài)為A，輸入序列x=010101 ,則電路產生的輸出響應序列為（001100 ）現(xiàn)態(tài)次態(tài)/輸出x=0x=1AB/0C/1BC/1B/0CA/0A/17、某同步時序邏輯電路的狀態(tài)圖如下所示，若電路的初始狀態(tài)為 A ,則在輸入序列11010010作用下的狀態(tài)和輸出響應序列分別為（AABCBBCB ）和（00001001 ）。&某某同步時序邏輯電路圖如下所示，設電路現(xiàn)態(tài)y2y1=00 ,經過3個時鐘脈沖后，電路的V2狀態(tài)為（y2y1

14、=11 ）。V1JF 19IK 八 IJCp*選擇題（單選）1、下列觸發(fā)器中，A ）不可作為同步時序邏輯電路的存儲器件。A.基本R-S觸發(fā)器C. J-K觸發(fā)器B. D觸發(fā)器D. T觸發(fā)器2、構成一個模10冋步計數(shù)器，需要（A. 3個B. 4個B）觸發(fā)器。C. 5個D. 10 個Moore型同步時序電路所需要的B.狀態(tài)數(shù)目更少3、實現(xiàn)同一功能的 Mealy型同步時序電路比 A.狀態(tài)數(shù)目更多C.觸發(fā)器更多D.觸發(fā)器一定更少4、同步時序電路設計中，狀態(tài)編碼米用相鄰編碼法的目的是（D）A.減少電路中的觸發(fā)器B.提高電路速度C.提高電路可靠性D.減少電路中的邏輯門*判斷題1同步時序邏輯電路中的存儲元件可

15、以是任意類型的觸發(fā)器。（X）2、 若某同步時序邏輯電路可設計成Mealy型或者Moore型，則采用 Mealy型電路比采用Moore型電路所需狀態(tài)數(shù)目少。（V ）3、實現(xiàn)同一功能的最簡 Mealy型電路比最簡 Moore型電路所需觸發(fā)器數(shù)目一定更少。（X）4、 最大等效類是指含狀態(tài)數(shù)目最多的等效類。（X）5、 同步時序邏輯電路設計中，狀態(tài)編碼采用相鄰編碼法是為了消除電路中的競爭。（X）6、 根據(jù)最簡二進制狀態(tài)表確定輸出函數(shù)表達式時，與所選觸發(fā)器類型無關。（V ）7、設計一個同步模5計數(shù)器，需要5個觸發(fā)器。（X）8、 同步時序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達到最簡導致的。（X）9、一個存在

16、無效狀態(tài)的同步時序邏輯電路是否具有自啟動功能，取決于確定激勵函數(shù)時對無效狀態(tài)的處理。（V ）發(fā)器?*分析及設計題1狀態(tài)圖如下所示，指出該電路屬于何種類型？實現(xiàn)什么功能？相應的電路中需要幾個觸1/0Mealy型電路4種狀從狀態(tài)圖上看是輸入和狀態(tài)變量的函數(shù)，所以是 “ 100 ”序列檢測器，需要兩個觸發(fā)器（ 態(tài)）。2、分析下圖所示的邏輯電路，說明該電路的功能。IK 八 IJyaIK 人 IJIK 廠 IJyi(1)寫出激勵函數(shù)表達式Ji = X , Ki = 1J2 = K2 = X y i = X + y iJ3= K3 =x y i y2 = (x + y i) y2 = x y 2+ yi

17、y列出激勵矩陣和次態(tài)真值表yi的激勵矩陣輸入激勵函數(shù)XJi Ki0i ii0 iy2的激勵矩陣輸入X現(xiàn)態(tài)yi激勵函數(shù)J2K200ii0 i0i00iiiiiiy3的激勵矩陣輸入現(xiàn)態(tài)激勵函數(shù)Xy2 yiJ3 K30000000i000i0000iiiii0000i0i00ii0iiiiiii上述三表合并，如下所示（并依次列出次態(tài)值）輸入X現(xiàn) 態(tài)激勵函數(shù)n+i y3次態(tài)n+i y2、n+i/iy3yiJ3K3 J2 K2JiKi00%00000ii00i000i00iiii0i000i00000ii0ii00iiiiiiiii000i000000iii0i0i0i00iiiiii00ii00000

18、iiiii0iiiiiiiii00010000011010101001001101010101011110110010111111011001100001101110110100110111011101111010001111111101000(3)作出狀態(tài)表和狀態(tài)圖狀態(tài)表如下所示:現(xiàn)態(tài)次態(tài)y3n+1現(xiàn)態(tài)y3 y2 y1次態(tài) y3n+1y2n+1 y1n+1x = 0x =10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0oooooooo llOOllOO OOllllOO狀態(tài)圖如下

19、所示(4 )功能評述當x=0時，進行模8計數(shù)；當x=1時，進行模3、分析下圖所示的邏輯電路，設電路初始狀態(tài)為“4計數(shù)(且只是偶數(shù)計數(shù))00 ”，輸入序列為 x=10011110110 ,作出輸出響應序列，并說明電路功能。Cpx(1)寫出激勵函數(shù)表達式Ji = x , Ki = xJ2 = x y i , K2 = xZ = x y 2 yi(2)列出激勵矩陣和次態(tài)真值表yi的激勵矩陣輸入x激勵函數(shù)Ji Ki說明00 i清01i 0置i輸入x現(xiàn)態(tài)yi激勵函數(shù)說明J2K2000i清00i0i清0i000保持iii0置i如下所示(并依次列出次態(tài)值)y2的激勵矩陣并，輸入現(xiàn)態(tài)激勵函數(shù)次態(tài)xy2yiJ2

20、K2 JiKin+iy2n+iyi0000i 0i0000i0i 0i000i00i 0i000ii0i 0i00i0000 i00ii0ii0 i0iiii000 i0iiiiii0 i0ii上述二表合(3)作出狀態(tài)表和狀態(tài)圖 狀態(tài)表如下所示:狀態(tài)圖如下所示現(xiàn)態(tài)y2 y1、一+n+1n+1n+1丄人、b*、，一/心r【i次態(tài)px = 0y1/輸出x =10 00 11 01 10 0 / 00 0 / 00 0 / 00 0 / 00 1 / 01 1 / 01 1 / 01 1 / 1=1=1由狀態(tài)圖可看(4 )功能評述設初始狀態(tài)為狀態(tài) 11為無效狀態(tài)00 ”，輸入序列為x = 100 1

21、1110110Z = 00 0 0 0 11 0 0 0 0由上可知，該電路為“ 111, ”序列檢測器，當連續(xù)輸入3個或3個以上1時，輸出為1。4、分析下圖所示的邏輯電路，說明該電路的功OpIKy2IJy2yiyiIK 八 IJ1=1=1(1)寫出激勵函數(shù)表達式Ji = Ki = 1=1J2 = K 2 =x ? yiZ = x y 2 y i + x y 2 y 列出激勵矩陣和次態(tài)真值表yi的激勵矩陣輸入x激勵函數(shù)Ji Ki說明01 1翻轉11 1翻轉y2的激勵矩陣輸入x現(xiàn)態(tài)y1激勵函數(shù)J2K2說明0000保持0111翻轉1011翻轉1100保持上述二表合并，如下所示(并依次列出次態(tài)值)輸入x現(xiàn)態(tài)y2 y1J2激勵函數(shù)K2 J1K1次態(tài)n+1n+1y2y1000001101001111110010001111011111100100111111101001100110111101111001110(3)作出狀態(tài)表和狀態(tài)圖 狀態(tài)表如下所示:現(xiàn)態(tài)y2 y1*n+1n+1n+1厶人r次態(tài)cx = 0yy/輸出x =10 00 1 / 01 1 / 10 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0/ 11 0 / 0狀態(tài)圖如下所示：輸入x