高精度數(shù)控函數(shù)信號發(fā)生器

1、 數(shù)理與信息工程學(xué)院單片機原理及應(yīng)用期末課程設(shè)計 題 目： 高精度數(shù)控函數(shù)信號發(fā)生器 專 業(yè)： 電子信息工程 班 級： 電信061班 姓 名： 舒 俊 學(xué) 號： 06220224 指導(dǎo)老師： 余 水 寶 成 績： ( 2008.12 )1 / 22目 錄第1章 引言31.1 函數(shù)發(fā)生器現(xiàn)狀31.2 現(xiàn)有頻率合成技術(shù)比較3第2章 設(shè)計指標(biāo)與DDS機理42.1 設(shè)計指標(biāo)4 2.2 實現(xiàn)機理42.3 兩種DDS實現(xiàn)方案比較62.3.1 普通集成電路實現(xiàn)6 2.3.2 VLSI實現(xiàn)6第3章 設(shè)計框圖與電路73.1 系統(tǒng)原理框圖73.2 系統(tǒng)電路圖73.2.1 器件、參數(shù)的選定83.2.2 AD9852

2、的介紹8 3.2.2.1 特性8 3.2.2.2 工作方式93.2.2.3 編程應(yīng)用9第4章 軟件設(shè)計114.1 編程語言114.2 程序流程114.2.1 按鍵輸入與處理114.2.2 LCD菜單114.2.3 正弦信號的產(chǎn)生124.2.4 48bit頻率控制字處理13第5章 結(jié)束語15參考文獻(xiàn)16高精度數(shù)控函數(shù)信號發(fā)生器數(shù)理與信息工程學(xué)院 06電信 舒俊指導(dǎo)教師：余水寶 第1章 引 言函數(shù)信號在電子、通信、科學(xué)研究和工廠電子產(chǎn)品的品質(zhì)分析檢驗中有著廣泛的應(yīng)用，而函數(shù)信號發(fā)生器作為一種常用的信號源，是電子電信科學(xué)工作者和實驗室的一個常用設(shè)備，在教學(xué)、科研、生產(chǎn)、生物工程、遙控遙測等諸多領(lǐng)域都

3、有著廣泛的應(yīng)用。它是一種為電子測量和計量工作提供符合嚴(yán)格技術(shù)要求的電信號設(shè)備，因此是電子測試系統(tǒng)的重要部件，是決定電子測試系統(tǒng)性能的關(guān)鍵設(shè)備。它與示波器、電壓表、頻率計等儀器一樣是普遍、基本的，也是得到廣泛應(yīng)用的電子儀器之一。1.1函數(shù)發(fā)生器的現(xiàn)狀目前在教學(xué)、科研、生產(chǎn)、生物工程、遙控遙測等諸多領(lǐng)域中，我們使用的函數(shù)信號發(fā)生器一般都是模擬的，其輸出頻率、幅度需要通過手動調(diào)節(jié)旋鈕得到，常存在著頻率準(zhǔn)確度低、分辨率不高、頻帶窄等缺陷，給使用者帶來許多不便。能夠精確的得到頻率和幅度輸出及操作便捷的信號發(fā)生器正是人們所期望的?，F(xiàn)在市場上也出現(xiàn)了這類信號發(fā)生器數(shù)控函數(shù)信號發(fā)生器，如美國Agilent(安

4、捷倫),但頻帶還不是很理想，頻率做不到很高，而且國內(nèi)具有自主知識產(chǎn)權(quán)的產(chǎn)品還為數(shù)甚少。1.2頻率合成技術(shù)的發(fā)展 回顧頻率合成技術(shù)的發(fā)展，可以總結(jié)出以下三種：直接頻率合成、鎖相頻率合成、直接數(shù)字頻率合成(DDS36)。直接頻率合成技術(shù)的主要特色是微秒級的頻率切換速度和低相位噪聲。但直接式頻率合成器電路結(jié)構(gòu)復(fù)雜，體積大，成本較高，研制調(diào)試一般比較困難，由于采用了大量的混頻、分頻、倍頻、濾波電路，這使其很難抑制因非線性而引入的雜波干擾，因而難以達(dá)到較高的雜散抑制度。PLL 頻率合成利用了相位反饋控制理論來穩(wěn)頻，在對頻率切換速度要求不高，但對相位噪聲，雜散有較高要求時，PLL 頻率合成有特殊的優(yōu)勢。P

5、LL 頻綜輸出的頻率分辨率越高，其頻率切換速度就越慢。如果要提高切換速度，就必須犧牲分辨率，這是 PLL 的工作機理所致，是一對固有的矛盾，無法通過性能優(yōu)化來解決。所以在選擇 PLL 頻率合成時除了考慮頻譜純度外，還要考查其它性能是否滿足要求。DDS 技術(shù)具有頻率分辨率極小、集成度非常高、體積小、可靠性高等顯著優(yōu)點。但由于采用全數(shù)字結(jié)構(gòu)，存在著兩點不足：輸出帶寬較窄和雜散抑制較差。隨著VLSI的發(fā)展，出現(xiàn)了單片集成DDS芯片，它集成了頻率控制字發(fā)生器、相位累加器、正弦查找表、數(shù)模轉(zhuǎn)換器。不但具有前面講到DDS的優(yōu)點，在輸出帶寬、雜散抑制上有了很大的提高。單片集成DDS被越來越多的應(yīng)用于頻率合成

6、領(lǐng)域。第2章 設(shè)計任務(wù)與DDS機理2.1 設(shè)計指標(biāo)表2-1是本系統(tǒng)的主要設(shè)計指標(biāo)。其中實現(xiàn)0.001Hz50MHz的帶寬與0.001Hz的分辨率是本設(shè)計的難點，也是最為關(guān)鍵的地方。表2-1 設(shè)計指標(biāo)指標(biāo)要求輸出波形正弦波頻率帶寬0.001Hz50MHz分辨率小于等于1MHz 時0.001Hz，大于1MHz時0.1Hz頻率穩(wěn)定度優(yōu)于10-6動態(tài)特性優(yōu)于80DB SFDR顯示LCD菜單式電源自制5V，3.3V自制PCB，用C語言編程2.2 DDS實現(xiàn)機理在第1章引言中比較了目前常用的三種頻率合成技術(shù)，介紹了它們各自的優(yōu)缺點。根據(jù)本設(shè)計的性能指標(biāo)要求，我們會發(fā)現(xiàn)，直接頻率和鎖相頻率合成都難以實現(xiàn)0.

7、001Hz的頻率分辨率，唯有直接數(shù)字頻率合成（DDS）技術(shù)能實現(xiàn)這么小的頻率分辨率。圖2-1就是DDS的基本原理框圖，具體可闡述為：相位累加器以所設(shè)定的頻率控制字為步長在參考時鐘頻率下進(jìn)行累加，并同時輸出正弦查找表的地址，從而得到正弦信號數(shù)字表示量的輸出，再通過數(shù)字-模擬轉(zhuǎn)換得到模擬的正弦信號，最后經(jīng)過低通濾波器得到我們想要的正弦波形。圖2-1 DDS基本原理框圖這里我們能夠得到輸出波形頻率和參考時鐘頻率的關(guān)系表達(dá)式3 2-1其中fo為輸出頻率，fosc為參考時鐘頻率，F(xiàn)TW為頻率控制字，N為頻率控制字的位數(shù)。根據(jù)表達(dá)式2-1可知：由于N是一個固定的值，那么我們只要改變FTW的大小就能得到所需

8、要的頻率值，而且頻率的分辨率由N值決定，當(dāng)N值越大則分辨率就越高。直接數(shù)字頻率合成技術(shù)中的一個約束條件是Nyquist定理1415，它是研究輸出頻率與參考頻率關(guān)系的依據(jù)。在理想低通濾波器的條件下，輸出頻率必須小于時鐘參考頻率的二分之一，用數(shù)學(xué)表達(dá)式可以表達(dá)成式2-2，如果fo比fosc/2大時就會產(chǎn)生頻率混疊現(xiàn)象1415。 2-2 設(shè)計要求最高達(dá)到50MHz的頻率，那么這里的fosc至少為100MHz，而且是在理想低通濾波器條件下，在普通濾波器條件下fosc應(yīng)該為fo的36倍即150MHz300MHz，或者更大。圖2-2為理想低通濾波器幅頻特性，圖2-3為實際二階、四階、六階濾波器幅頻特性。圖

9、2-2為理想低通濾波器幅頻特性圖2-3 二階（綠）、四階（紅）、六階（藍(lán)）濾波器幅頻特性13從圖2-3中我們能看出濾波的階數(shù)越高，特性曲線越接近理想曲線，為了達(dá)到很好的濾波效果，高階濾波器是必要的。2.3 兩種DDS實現(xiàn)方案比較2.3.1 普通集成電路實現(xiàn)用普通集成電路實現(xiàn)DDS主要指的是組成框圖2-1中的頻率控制字產(chǎn)生、相位累加器、正弦查找表、數(shù)模轉(zhuǎn)換、低通濾波，通過單個的集成電路來實現(xiàn)。例如：單片機產(chǎn)生頻率控制字、用記數(shù)器作為相位累加器、正弦信號的數(shù)據(jù)存入EEPROM作為正弦查找表，再外加數(shù)模轉(zhuǎn)換器如DAC0832，最后低通濾波。用這種方法來實現(xiàn)固然可行，成本也不是很高，但由于各部分都是獨

10、立的一塊電路搭建而成，彼此的性能參數(shù)又參差不齊，如工作頻率、供電、抗干擾能力等。導(dǎo)致了系統(tǒng)體積龐大、穩(wěn)定性、可靠性下降，而且會由于部分器件的工作頻率影響，限制輸出頻帶寬度。要實現(xiàn)50MHz的輸出頻率基本是沒有可能。即使使用高速控制器如FPGA，也會由于DA轉(zhuǎn)換速率，限制輸出頻率，而且成本也大大上漲。2.3.2 VLSI實現(xiàn)隨著VLSI的發(fā)展，出現(xiàn)了單片集成DDS芯片，此類芯片集成了頻率控制字、相位累加器、正弦查找表、數(shù)模轉(zhuǎn)換器，只需配合簡單的外圍電路就能夠?qū)崿F(xiàn)。而且系統(tǒng)時鐘頻率（fosc）很高一般在50MHz1GHz，前面講到要實現(xiàn)最高50MHz不失真頻率，實際需要的fosc為200MHz30

11、0MHz或者更高，那么只要我們選擇系統(tǒng)時鐘頻率大于200MHz的芯片即可。而且用VLSI實現(xiàn)DDS，系統(tǒng)的體積可以做的很小，同時可靠性也大為提高。第3章 設(shè)計思路與電路圖3.1設(shè)計框圖圖3-1 設(shè)計框圖框圖中包括了本設(shè)計最主要的部分，其中本人采用單片機AT89C55作為控制核心，由于AD9852是3.3V供電，最大輸入電壓為4V，單片機是5V供電，所以不能直接實現(xiàn)單片機與AD9852通訊，需要經(jīng)過電平轉(zhuǎn)換方才可以。有源晶振作為AD9852的參考頻率輸入端，經(jīng)過內(nèi)部倍頻達(dá)到300M的工作時鐘。按鍵和液晶是人機交互的部分，所需要輸出的頻率就需要通過按鍵設(shè)定得到。電源有5V和3.3V電源兩種，通過整

12、流濾波、穩(wěn)壓得到。 3.2電路原理圖根據(jù)設(shè)計框圖和性能指標(biāo)的要求畫出了圖3-2的總電路圖，由于電路比較復(fù)雜，本人采用了層次原理圖的畫法，把電源與按鍵部分畫成子電路圖再畫入主電路圖中，圖3-2中左下腳的那兩個就是。圖3-2 總電路圖3.2.1器件、參數(shù)的選擇整定DDS芯片的選擇上，根據(jù)設(shè)計的綜合考慮，我們選擇了AD9852，它有300MHz的工作頻率，和48bit的頻率控制字很好的滿足了設(shè)計指標(biāo)中頻帶0.001Hz50MHz，分辨率0.001Hz的要求。并具有良好的動態(tài)特性，在100MHz時具有80DB SFDR，能滿足50MHz以下頻率動態(tài)特性優(yōu)于80DB SFDR。單片機的選擇，由于本設(shè)計涉

13、及到了多位的運算，還有復(fù)雜的液晶菜單程序，因而所需要的程序存儲空間比較大，本人選擇了內(nèi)部具有20K的程序存儲空間的AT89C55。單片機與AD9852之間的電平轉(zhuǎn)換，本人根據(jù)AD9852有8個數(shù)據(jù)端口、6個地址端口、2個讀寫控制腳、1個時鐘更新腳、再加上其他一些控制端口近20個，選擇了兩片74LVT16245 16位雙向數(shù)據(jù)緩沖器，它可以3.3V供電，高電平容許5V輸入，輸出為3.3V（高電平），從而實現(xiàn)電平轉(zhuǎn)換。 由于AD9852的最大工作電流為1242mA，那么電路中3.3V電源部分供電電流要大于1242mA，這里本人選用了LTC1086-3.3，最大能提供1.5A的電流。LCD本人選用了

14、帶漢字庫的128*64藍(lán)色顯示屏，為了減少單片機的接口，在按鍵處理上選用了HD7279，它只需占用單片機4個端口，就能實現(xiàn)對最多64個鍵值的采集與識別。AD9852內(nèi)部300MHz的系統(tǒng)時鐘頻率是由外部20MHz有源晶振倍頻得到。有源石英振蕩器的選用，保證了優(yōu)于10-6的頻率穩(wěn)定度。3.2.2單片DDS集成芯片AD9852介紹3.2.2.1 AD9852的特性7 8 1112 AD9852數(shù)字合成器是一種采用了先進(jìn)DDS技術(shù)的高集成芯片。芯片內(nèi)部有一個高速、高性能的DAC。能夠形成一個數(shù)位可編程的、高靈敏度的合成器功能。若接上一個精密的時鐘源。AD9852可產(chǎn)生一個非常穩(wěn)定的、頻率和相位振幅可

15、編程的余弦輸出，可在通信、雷達(dá)等應(yīng)用中做靈活的LO（本機振蕩器）。AD9852創(chuàng)新的高速DDS核可提供48bit的頻率分辨率（300MHz系統(tǒng)時鐘。1Hz的調(diào)諧分辨率）。固定的17bit保證了極好的SFDR。AD9852電路可產(chǎn)生150MHz的輸出信號，可以以1·100000000/s新頻率的速率進(jìn)行數(shù)位調(diào)諧。余弦波（外部濾波）輸出可以通過靈活的時鐘發(fā)生器應(yīng)用中的內(nèi)部比較轉(zhuǎn)換為方波。AD9852內(nèi)部有一個可編程的420倍RFECLK倍頻器，可以通過一個較低頻率的外部基準(zhǔn)時鐘產(chǎn)生300MHz的內(nèi)部時鐘。這節(jié)省了用戶的開支并避免了實現(xiàn)300MHz系統(tǒng)時鐘源的困難。直接的300MHz時鐘可

16、以由單端或差動輸入形式提供。AD9852的控制接口簡單，可以采用100MHz的串行二線式或三線式SPI兼容接口或100MHz并行8位編程接口。AD9852使用獨立的電源，具有多級低功耗控制功能。AD9852為3.3V供電，最大電流為1242mA1，功耗為4W。而與AD9852同系列的AD99522工作電壓更低、頻率更高、功耗也更小。但價格比AD9852貴很多。3.2.2.2 AD9852的工作方式AD9852有五種可編程工作模式。若要選擇一個工作模式，需要對控制寄存器（并行地址1F）內(nèi)的3個數(shù)位進(jìn)行編程，如表2-1所列。在每個模式下，有一些功能是不允許的。表2-2顯示了一些重要功能和它們對于每

17、個模式的有效性。本設(shè)計選擇了單音模式來實現(xiàn)，單音模式下能實現(xiàn)正弦信號的輸出，具有48bit的頻率控制字F1，12bit的幅度控制字，14bit相位控制可以對輸出波形的相位進(jìn)行修正。表2-1 模式選擇表模式2模式1模式0結(jié)果000單音調(diào)001FSK010斜坡FSK011線性調(diào)頻脈沖100BPSK表2-2 功能有效性與工作模式的關(guān)系模式相位調(diào)節(jié)1相位調(diào)節(jié)2單端FSK/BPSK或HOLD單端鍵控制形相位偏移補償或控制幅度控制或調(diào)制反向正弦濾波器頻率調(diào)諧字1頻率調(diào)諧字2自動頻率掃描單音調(diào)××××FSK××斜坡FSK×線形調(diào)頻脈沖&#

18、215;×BPSK×××3.2.2.3 AD9852的編程AD9852的各種功能實現(xiàn)都是通過對AD9852的各個寄存器編程得到。下表2-3就是各個寄存器的地址以及寄存器的功能。在表2-3中，地址0409指的是頻率控制字F1的地址，設(shè)定所需要的頻率就是通過改變這48bit值得到的。根據(jù)公式2-1能得到這里的頻率計算式3-1 3-1地址1D指的是AD9852的掉電控制（功率控制），當(dāng)有些功能不需要用到時就可以把它關(guān)閉，以減少功耗。地址1E指的是AD9852的時鐘倍頻數(shù)控制。地址1F指的是AD9852的工作方式選擇和更新觸發(fā)方式的選擇，當(dāng)?shù)刂?F所指寄存器的最

19、低位為0時，表示的是外部信號觸發(fā)，當(dāng)AD9852的20腳有一個上升沿時，數(shù)據(jù)就更新了。當(dāng)最低位為1的時候，表示的是內(nèi)部時鐘觸發(fā)，觸發(fā)的時間可以通過修改地址為1619寄存器的數(shù)值得到。當(dāng)完成一次更新時，在AD9852的20腳有一個高電平輸出。以應(yīng)答外部控制器，數(shù)據(jù)更新已經(jīng)完成。表2-3 AD9852的寄存器第4章 軟件設(shè)計4.1編程語言由于編程多涉及到數(shù)值運算，如浮點數(shù)、48bit的控制字運算，比較復(fù)雜，還有LCD的菜單界面設(shè)計都是需要多重選擇判斷，用我們平時常用的匯編語言編程是很難實現(xiàn)的，這里本人選用了移值性好、結(jié)構(gòu)清晰、能進(jìn)行復(fù)雜運算的C語言16來實現(xiàn)編程。 4.2程序流程4.2.1 按鍵輸

20、入與處理每一個按鍵的輸入，單片機都可以從HD7279中得到一個按鍵值，不同的按鍵值代表著不同的數(shù)字和功能。圖4-1就是按鍵采集與處理的簡單流程。圖4-1 按鍵輸入與處理流程4.2.2 LCD菜單LCD菜單是設(shè)計一大特色，也是設(shè)計的需要。具有操作簡便，顯示直觀等優(yōu)點。頻率、幅度的輸入可以通過左移、右移鍵對閃動的光標(biāo)移動進(jìn)行選擇，到達(dá)所需要的位置按確認(rèn)鍵就能進(jìn)入對應(yīng)的子菜單，如頻率的子菜單就是頻率單位的選擇（MHz、KHz、Hz、mHz）,同樣移動光標(biāo)可以選中所選的單位，確認(rèn)后并能在數(shù)值輸入行的末尾顯示單位，同時容許數(shù)字輸入。幅度也是如此，當(dāng)選中幅度時進(jìn)入了幅度的子菜單幅度單位的選擇（V, mV）

21、，確認(rèn)后在數(shù)字行末尾出現(xiàn)所選的幅度單位，同時容許數(shù)字輸入。當(dāng)輸入數(shù)字出錯時，可以用左移（復(fù)用）鍵向左刪除。輸入所需要的頻率、幅度后按Output鍵就能得到所設(shè)定的頻率與幅度。部分流程如圖4-2所示。圖4-2 頻率選擇至輸出流程4.2.3 正弦信號的產(chǎn)生正弦信號的產(chǎn)生是AD9852中單音工作模式下的頻率產(chǎn)生的時序（圖4-3）編寫而成。圖4-3 單音工作模式下頻率產(chǎn)生時序根據(jù)時序本人可以列出如圖4-4的軟件流程圖。 圖4-4 正弦波發(fā)生程序流程4.2.4 48bit頻率控制字的處理由于單片機C語言中數(shù)據(jù)運算最多為32bit，如單精度Float型,Long長整型（Double雖是64bit但Keil

22、 C編譯出錯）。那48bit控制字怎么得到?在介紹AD9852編程的時候介紹了本系統(tǒng)輸出頻率的計算公式3-1。 3-1那么根據(jù)式3-1我們能推導(dǎo)出計算頻率控制字的式3-2。 3-2在這里本人采用了分割法，通過輸入頻率高低來分割，并引入了臨界頻率（fL）的概念，單片機運算最多32bit首先以FTW=232時的fo為臨界頻率fL1，其計算式3-3 3-3當(dāng)fo小于等于fL1時，因為這時48bit頻率控制字的高16bit都是0，因此可以把它分割成16bit+32bit，前面的16bit都為0，后面的32bit通過把式3-2簡化后得到的式3-4計算得到 3-4這里的頻率的分辨率十分接近1Hz，滿足設(shè)計

23、要求中頻率小于1MHz時0.001Hz的分辨率。當(dāng)fo大于fL1時，因為設(shè)計指標(biāo)里有講小于1MHz時分辨率為0.001Hz，這里還要引入臨界頻率fL2，我們由算式3-5計算得到， 3-5當(dāng)fo大于fL1，小于等于fL2時，通過把48bit頻率控制字分成8bit+32bit+8bit，最前面的8bit和最后面的8bit等于0，得到FTW的計算式3-6 3-6這時的頻率分辨率等于1Hz*256=0.000256Hz，也滿足頻率小于1M時0.001Hz的要求。最后當(dāng)fo大于fL2，即把后16bit定為0，這時式2-1中N=32，也就是意味著分辨率從最初的1Hz下降為1Hz*65536 0.07HZ，

24、但還是滿足設(shè)計指標(biāo)中大于1MHz時0.1Hz分辨率的要求。這里控制字的計算根據(jù)N=32時式2-1的推導(dǎo)式3-7計算得到。 3-7結(jié)束語本文介紹的一款高精度數(shù)控函數(shù)信號發(fā)生器，其高頻率準(zhǔn)確度、小頻率分辨率（最小1Hz）、寬頻帶（0.001Hz50MHz）、操作便捷等優(yōu)異性能，克服了模擬函數(shù)信號發(fā)生器的種種不足，使得信號發(fā)生器能更精確、方便的為教學(xué)、科研、生產(chǎn)、生物工程、遙控遙測等領(lǐng)域服務(wù)。當(dāng)然在實現(xiàn)設(shè)計的各項指標(biāo)的條件下，還存在著許多的不足，如幅度不夠高，系統(tǒng)中存在著雜散噪聲，高頻時波形失真，這些都是今后需要進(jìn)一步改進(jìn)的。通過本次設(shè)計，我不僅加深了對單片機理論的理解，將理論很好地應(yīng)用到實際當(dāng)中去

25、。同時基本了解了設(shè)計及制作一個實物的基本過程。通過查閱了大量相關(guān)資料，包括查閱相關(guān)書籍和網(wǎng)上的資料，獲得了一些相關(guān)信息。在方案設(shè)計方面，討論篩選出最優(yōu)的設(shè)計方案。以上這些都是我們在書本上學(xué)不到的，將會在我們今后的學(xué)習(xí)當(dāng)中起到很大的作用。參考文獻(xiàn)1 AD9852 Datasheet, Analog Devices Inc., 20022 AD9952 Datasheet, Analog Devices Inc., 20033 J.Tierney, C.M.Rader, B.Gold, A digital frequency synthesizer, IEEE transactions on Audio and Electroacoust