可編程ASIC器件

1、本文格式為Word版，下載可任意編輯可編程ASIC器件 可編程ASIC器件,即可編程專(zhuān)用集成電路，專(zhuān)用集成電路的英文是Application Specific Integrated Circuit，簡(jiǎn)寫(xiě)為ASIC。所謂專(zhuān)用集成電路是相對(duì)于通用集成電路而言的，是特地為了某一種或幾種特定功能而設(shè)計(jì)的。目前，由于VLSI工藝的進(jìn)展，一片集成電路中可以包含數(shù)以萬(wàn)計(jì)的元件。一片ASIC能夠代替一塊包括很多片通用集成電路的印制電路板，甚至一部電子設(shè)備的電路可以?xún)H由一片ASIC構(gòu)成。因此ASIC器件與通用集成電路相比較，具有體積更小、功耗更低、牢靠性提高和成本降低等優(yōu)點(diǎn)。 按制造方法區(qū)分，ASIC可以分為全

2、定制、半定制和可編程三類(lèi)。 全定制方式是基于晶體管級(jí)的芯片設(shè)計(jì)。這種方式認(rèn)真考慮每個(gè)管子的尺寸、位置及管子之間的互連關(guān)系，其目標(biāo)是密度高、速度快且功耗小。全定制ASlC芯片的各層(掩模)都是按特定電路功能特地制造，這種方式易于實(shí)現(xiàn)系統(tǒng)最優(yōu)的性能，但是設(shè)計(jì)成本高且周期長(zhǎng)。 半定制ASIC的單元電路則是用預(yù)制的門(mén)陣做成的，只有芯片最上層金屬連線(xiàn)(掩模)是按電路功能特地設(shè)計(jì)制造的。由于這種方式采納了規(guī)章的布圖模式有利于布線(xiàn)規(guī)章的形成。它是在門(mén)陣列的基礎(chǔ)上加工，.因而相對(duì)于全定制方式，生產(chǎn)周期短、成本低。 可編程ASIC芯片各層均已由工廠制好，不需要定制任何掩模，用戶(hù)可以用開(kāi)發(fā)工具根據(jù)自己的設(shè)計(jì)對(duì)可編

3、程器件進(jìn)行“編程”，以實(shí)現(xiàn)特定的規(guī)律功能，有些可編程ASIC器件還可多次重復(fù)編程。與全定制相比，利用可編程ASIC芯片設(shè)計(jì)數(shù)字系統(tǒng)可以縮短研制周期，降低設(shè)計(jì)費(fèi)用和投資風(fēng)險(xiǎn)，特殊適合于樣機(jī)開(kāi)發(fā)和小批量生產(chǎn)。因此，可編程ASIC芯片已經(jīng)成為設(shè)計(jì)和實(shí)現(xiàn)數(shù)字系統(tǒng)的主要方式。 20世紀(jì)80年月專(zhuān)用集成電路ASIC以其體積小性能高成本低的優(yōu)越性得到了廣泛的進(jìn)展。進(jìn)入90年月后伴隨著銅微處理器硅芯片技術(shù)的進(jìn)展，可編程ASIC器件在體積與性能上得到了更加良好的體現(xiàn)。近十余年來(lái)，可編程Aslc器件作為ASIC的一個(gè)重要分枝，其制造技術(shù)和應(yīng)用技術(shù)都取得了飛速的進(jìn)展，主要表現(xiàn)在如下幾個(gè)方面。 （）高密度。當(dāng)前的半導(dǎo)

4、體工藝水平已經(jīng)達(dá)到了深亞微米，時(shí)鐘頻率也在向千兆赫以上進(jìn)展，數(shù)據(jù)傳輸位數(shù)達(dá)到每秒幾十億次。工藝上亞微米技術(shù)的采納，器件結(jié)構(gòu)本身的改進(jìn)，都使可編程片上系統(tǒng)的器件密度有極大的提高，如消失了集成度超過(guò)百萬(wàn)門(mén)的可編程ASIC器件，有代表性的是Allera的ApEXZK和 Xilinx的 VirtexlVrtexE系列。更高密度的芯片還會(huì)不斷消失，這為把更大的數(shù)字系統(tǒng)集成在一個(gè)芯片內(nèi)供應(yīng)了可能。因此，將來(lái)的集成電路技術(shù)的進(jìn)展趨勢(shì)，是把整上系統(tǒng)集成在一個(gè)芯片上去，這種芯片被稱(chēng)為片上系統(tǒng)（System on a Chip），簡(jiǎn)稱(chēng)SOC系統(tǒng)。而采納具有系統(tǒng)級(jí)性能的簡(jiǎn)單的可編程器件（CPLD）和現(xiàn)場(chǎng)可編程門(mén)陣列

5、（FPGA）實(shí)現(xiàn)可編程片上系統(tǒng)（System on a Programmable Logic Chip）成為今后的進(jìn)展方向。 （）工作速度高?，F(xiàn)在很多可編程ASIC器件由引腳到引腳（pintopin）間的傳輸延遲時(shí)間僅有數(shù)納秒。這將使由可編程ASIC器件構(gòu)成的系統(tǒng)具有更高的運(yùn)行速度。 （）多種編程技術(shù)。編程是把系統(tǒng)設(shè)計(jì)的程序化數(shù)據(jù)，按肯定的格式裝入一個(gè)或多個(gè)可編程ASIC器件的編程存儲(chǔ)單元，定義內(nèi)部模塊的規(guī)律功能以及它們的相互連接關(guān)系。 早期的可編程規(guī)律器件的編程需要將芯片從印制板廠拆下，然后把它插在專(zhuān)用的編程器上進(jìn)行的。例如PAL和GAL器件。 目前廣泛采納的在系統(tǒng)可編程技術(shù)就是為克服這一缺

6、點(diǎn)而產(chǎn)生的。所謂系統(tǒng)內(nèi)可配置是指可編程ASIC除了具有為設(shè)計(jì)者供應(yīng)系統(tǒng)內(nèi)可在編程的力量，還具有將器件插在系統(tǒng)內(nèi)或電路板仍舊可以對(duì)其進(jìn)行編程和再編程的力量。這就為設(shè)計(jì)者進(jìn)行電子系統(tǒng)設(shè)計(jì)和開(kāi)發(fā)供應(yīng)了可實(shí)現(xiàn)的最新手段。采納這項(xiàng)技術(shù)，就可以像軟件一樣通過(guò)編程來(lái)配置系統(tǒng)內(nèi)硬件，從而引入“軟”硬件的全新概念。采納這種技術(shù)，對(duì)系統(tǒng)的設(shè)計(jì)、制造、測(cè)試和維護(hù)也產(chǎn)生了重大的影響，給樣機(jī)設(shè)計(jì)、電路板調(diào)試、系統(tǒng)制造和系統(tǒng)升級(jí)帶來(lái)革命性的變化。同時(shí)還使得新一代的電子系統(tǒng)的敏捷性和適應(yīng)性更強(qiáng)，這為系統(tǒng)設(shè)計(jì)師供應(yīng)了極大的便利，為很多簡(jiǎn)單的信號(hào)處理和信息加工的實(shí)現(xiàn)供應(yīng)了新的思路和方法。 由于在系統(tǒng)可編程技術(shù)是可編程ASIC器

7、件的進(jìn)展方向，各器件制造商紛紛推出自己的在系統(tǒng)可編程產(chǎn)品，除Lattice公司的ispLSI，ispGAL和ispGDS外，近年來(lái)消失的很多公司生產(chǎn)的可編程ASIC器件均支持在系統(tǒng)可編程技術(shù)。 此外，還有一種反熔絲（Antifuse）工藝的一次性非丟失編程技術(shù)，具此特性的可編程ASIC芯片具有高牢靠性，適用特別場(chǎng)合。 （）先進(jìn)的測(cè)試技術(shù)。80年月后期，對(duì)電路板和芯片的測(cè)試消失了困難。隨著集成電路密度的提高，集成電路的引腳也變得越來(lái)越密，測(cè)試變得很困難。例如，TQFP封裝器件，管腳的間距僅有06mm，這樣小的空間內(nèi)幾乎故不下一根探針。以往在生產(chǎn)過(guò)程中對(duì)電路板的檢驗(yàn)是由人工或測(cè)試設(shè)備進(jìn)行的現(xiàn)在已很

8、難辦到。 邊界掃描技術(shù)正是在這種背景下產(chǎn)生的，主要解決芯片的測(cè)試問(wèn)題。IEEEU491協(xié)議是由IEEE組織聯(lián)合測(cè)試行動(dòng)組(JTAG)在80年月提出的邊界掃描測(cè)試技術(shù)標(biāo)準(zhǔn)，用來(lái)解決高密度引線(xiàn)器件和高密度電路板上的元件的測(cè)試問(wèn)題。標(biāo)準(zhǔn)的邊界掃描測(cè)試只需要四根信號(hào)線(xiàn)，能夠?qū)﹄娐钒迳先恐С诌吔鐠呙璧男酒瑑?nèi)部規(guī)律和邊界管腳進(jìn)行測(cè)試。應(yīng)用邊界掃描技術(shù)能夠增加芯片、電路板甚至系統(tǒng)的可測(cè)試性。 邊界掃描技術(shù)有著寬闊的進(jìn)展前景。現(xiàn)在已經(jīng)有多種器件支持邊界掃描技術(shù)，如xilinx4000系列的FPGA以及Lattice的ispLSl3000和ispLSl6000系列都支持邊界掃描。到了90年月末，全部新開(kāi)發(fā)的可

9、編程規(guī)律芯片都支持邊界掃描技術(shù)。 （）設(shè)計(jì)工具的不斷完善。現(xiàn)代的EDA軟件平臺(tái)已突破了早期僅能進(jìn)行PCB版圖設(shè)計(jì)，它集設(shè)計(jì)、仿真、測(cè)試于一體，配備了系統(tǒng)設(shè)計(jì)自動(dòng)化的全部工具：配置了多種能兼用和混合使用的規(guī)律描述輸人工具，例如既支持功能完善的硬件描述語(yǔ)言如VHDL、Verilog HDL等作為文本輸人，又支持規(guī)律電路圖、工作波形圖等作為圖形輸人；同時(shí)還配置了高性能的規(guī)律綜合、優(yōu)化和仿真模擬工具。如超高速集成電路硬件描述語(yǔ)言 VHDL就為設(shè)計(jì)者供應(yīng)了這樣一個(gè)優(yōu)化的設(shè)計(jì)環(huán)境。它具有多層次描述系統(tǒng)硬件功能的力量，從系統(tǒng)的數(shù)學(xué)模型直到門(mén)級(jí)電路，而且可以將高層次的行為描述與低層次的 RTL描述和結(jié)構(gòu)描述混

10、合使用。設(shè)計(jì)人員只需將設(shè)計(jì)描述輸入到計(jì)算機(jī)，設(shè)計(jì)綜合工具自動(dòng)將其轉(zhuǎn)化為適當(dāng)?shù)奈锢韺?shí)現(xiàn)，提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期。 近年來(lái)進(jìn)展快速的可編程ASIC器件包括1984年創(chuàng)造的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），以及隨后消失的簡(jiǎn)單可編程規(guī)律器件（CPLD）。由于這些器件大多具有在系統(tǒng)可編程的特性，具有很高的集成度和工作速度，所以利用簡(jiǎn)單可編程規(guī)律器件CPLD和現(xiàn)場(chǎng)可編程規(guī)律陣列FPGA來(lái)進(jìn)行ASIC設(shè)計(jì)是目前最為流行的方式之一。如今電子設(shè)計(jì)工程師只需一臺(tái)計(jì)算機(jī)、一套與器件相應(yīng)的開(kāi)發(fā)軟件和一片CPLD/FPGA芯片，就能在試驗(yàn)室或家中完成大規(guī)模集成電路和數(shù)字系統(tǒng)的設(shè)計(jì)。 在Internet快速進(jìn)展的今日，可編程ASIC設(shè)計(jì)所要用到的EDA工具和元件模塊均可在網(wǎng)上流淌。具有學(xué)問(wèn)產(chǎn)權(quán)的IP模塊(Intelligence Property Core)的使用是將來(lái)可編程ASIC器件設(shè)計(jì)中最有效的方法之一。IP模塊一般是比較簡(jiǎn)單的模塊，如數(shù)字濾波器、總線(xiàn)接口、DSP、圖像處理單元等，由于這類(lèi)模塊設(shè)計(jì)工作量大，設(shè)計(jì)者在進(jìn)行設(shè)計(jì)、仿真、優(yōu)化，規(guī)律綜合、測(cè)試等方面化費(fèi)大量勞動(dòng)，因此各EDA公司芯片制