嵌入式系統(tǒng)硬件設(shè)計(jì)

1、引言嵌入式系統(tǒng)是以應(yīng)用為中心，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗等綜合性嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)。本文主要研究了基于S3C2410的嵌入式最小系統(tǒng)，圍繞其設(shè)計(jì)出相應(yīng)的存儲(chǔ)器、總電源電路、復(fù)位電路等一系列電路模塊。嵌入式最小系統(tǒng)嵌入式最小系統(tǒng)即是在盡可能減少上層應(yīng)用的情況下，能夠使系統(tǒng)運(yùn)行的最小化模塊配置。以ARM內(nèi)核嵌入式微處理器為中心，具有完全相配接的Flash電路、SDRAM電路、JTAG電路、電源電路、晶振電路、復(fù)位信號(hào)電路和系統(tǒng)總線(xiàn)擴(kuò)展等，保證嵌入式微處理器正常運(yùn)行的系統(tǒng)，可稱(chēng)為嵌入式最小系統(tǒng)。對(duì)于一個(gè)典型的嵌入式最小系統(tǒng)，以ARM處理器為例，其構(gòu)成模塊及其各

2、部分功能如圖1所示，其中ARM微處理器、FLASH和SDRAM模塊是嵌入式最小系統(tǒng)的核心部分。1.8V電源LDD穩(wěn)壓SDARM32MB(usenGC56)JTAG接口REST電路256字節(jié)E2PROME2PROMUART串口功能擴(kuò)展32768Hz晶振RTC時(shí)鐘源S3C2410A-20(ARM920T)(16KB I-Cache,16KB D-Cache)SDARM32MB(usenGC56)NORFLASH2MB(usenGC50)整體仿真圖 微處理器采用了S3C2410A；電源模塊本電源運(yùn)用5V的直流電源通過(guò)兩個(gè)三端穩(wěn)壓器轉(zhuǎn)換成我們所設(shè)計(jì)的最小系統(tǒng)所需要的兩個(gè)電壓，分別是3.3V和1.8V，

3、3.3V的給VDDMOP，VDDIO,VDDADC等供電，而1.8V的給VDDi和RTC供電。 時(shí)鐘模塊（晶振）通常經(jīng)ARM內(nèi)部鎖相環(huán)進(jìn)行相應(yīng)的倍頻，以提供系統(tǒng)各模塊運(yùn)行所需的時(shí)鐘頻率輸入。32.768kHz給RTC和Reset模塊，產(chǎn)生計(jì)數(shù)時(shí)鐘，10MHz作為主時(shí)鐘源； Flash存儲(chǔ)模塊存放嵌入式操作系統(tǒng)、用戶(hù)應(yīng)用程序或者其他在系統(tǒng)掉電后需要保存的用戶(hù)數(shù)據(jù)等； SDRAM模塊為系統(tǒng)運(yùn)行提供動(dòng)態(tài)存儲(chǔ)空間，是系統(tǒng)代碼運(yùn)行的主要區(qū)域； 復(fù)位模塊實(shí)現(xiàn)對(duì)系統(tǒng)的復(fù)位；。上電順序?yàn)?.3V2.5V。其中5V2.5V轉(zhuǎn)換電路前面連接RC延遲網(wǎng)絡(luò)，可獲得比3.3V較晚些的上電時(shí)間，時(shí)間設(shè)為約10ms。電源電

4、路中使用了大量的去耦電容，用于濾除交流成分，使輸出的直流電源更平滑。同時(shí)，每個(gè)芯片的電源引腳和地之間都連接了這樣的去耦電容，以防止電源噪聲影響元件正常工作。三 復(fù)位電路（3）.存儲(chǔ)器電路原理1)Nor FlashSST39VF1601是16位寬的存儲(chǔ)器，每次讀操作可取2字節(jié)數(shù)據(jù)，對(duì)于S3C2410A來(lái)說(shuō)相應(yīng)于半字節(jié)對(duì)其操作地址最小變化值為0x00000002，因此將S3C2410A的ADDR1引腳與SST39VF1601的A0引腳連接，不用ADDR0引腳，其它地址一次遞增連接即可。2）SDRAM存儲(chǔ)器此32位總線(xiàn)的存儲(chǔ)器由兩片16位的SDRAM(HY57V561620)組成，低16位的存儲(chǔ)器的16位數(shù)據(jù)總線(xiàn)DQ15Q0