第三章 組合邏輯電路

1、1電子技術(shù)電子技術(shù)數(shù)字電路部分?jǐn)?shù)字電路部分第三章第三章 組合邏輯電路組合邏輯電路2第三章第三章 組合邏輯電路組合邏輯電路 3.1 概述概述 3.2 組合邏輯電路分析組合邏輯電路分析 3.3 利用小規(guī)模集成電路設(shè)計(jì)組合電路利用小規(guī)模集成電路設(shè)計(jì)組合電路 3.4 幾種常用的中規(guī)模組件幾種常用的中規(guī)模組件 3.5 利用中規(guī)模組件設(shè)計(jì)組合電路利用中規(guī)模組件設(shè)計(jì)組合電路3邏輯電路邏輯電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入決于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)關(guān)外還與原狀態(tài) 有關(guān)有關(guān) 3.1 概述概述用來(lái)實(shí)現(xiàn)基本邏輯關(guān)系的電子電路用

2、來(lái)實(shí)現(xiàn)基本邏輯關(guān)系的電子電路4組合邏輯電路組合邏輯電路n組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)n它是一個(gè)多輸入端和多輸出它是一個(gè)多輸入端和多輸出端的邏輯門(mén)電路端的邏輯門(mén)電路n它能夠獨(dú)立地完成各種邏輯它能夠獨(dú)立地完成各種邏輯功能功能n典型電路：加法器、半加器、典型電路：加法器、半加器、全加器、減法器、選舉電路、全加器、減法器、選舉電路、表決電路、比較器、編碼器、表決電路、比較器、編碼器、譯碼器、選擇器。譯碼器、選擇器。n從電路結(jié)構(gòu)看，組合電路是從電路結(jié)構(gòu)看，組合電路是由門(mén)電路組成，在組合邏輯由門(mén)電路組成，在組合邏輯電路中，沒(méi)有反饋連接，也電路中，沒(méi)有反饋連接，也無(wú)存儲(chǔ)信號(hào)的記憶元件無(wú)存儲(chǔ)信號(hào)的記憶

3、元件組合邏輯電路I0I1In-1Y0Y1Yn-1Input Output)()(nntIFtY51.由給定的邏輯圖寫(xiě)出邏輯關(guān)系表達(dá)式。由給定的邏輯圖寫(xiě)出邏輯關(guān)系表達(dá)式。分析步驟：分析步驟：2.用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。3.列出輸入輸出狀態(tài)表并得出結(jié)論。列出輸入輸出狀態(tài)表并得出結(jié)論。電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系 3.2 組合邏輯電路分析組合邏輯電路分析4. 從邏輯表達(dá)式或真值表中分析邏輯功能，得出結(jié)論。從邏輯表達(dá)式或真值表中分析邏輯功能，得出結(jié)論。在對(duì)在對(duì) 組合邏輯電路進(jìn)行分析時(shí)，要得到電路的真值表后，組合邏

4、輯電路進(jìn)行分析時(shí)，要得到電路的真值表后，還要做簡(jiǎn)單的文字說(shuō)明，指出其功能特點(diǎn)。還要做簡(jiǎn)單的文字說(shuō)明，指出其功能特點(diǎn)。6例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFABABBABABABABAFBABABABA7A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同為相同為“1”不同為不同為“0”同或門(mén)同或門(mén)=1BAF8例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFBAABABBABBAABAFBBAABABBAABA）（）（BABA9A B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表真值表相同為相同為“0”不同為不

5、同為“1”異或門(mén)異或門(mén)=1BAF10例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &2&3&4AMB1F=101被封鎖被封鎖1111&2&3&4AMB1F=010被封鎖被封鎖1選通電路選通電路123.3 典型電路的分析典型電路的分析n半加器半加器n半加器：半加器：只考慮兩個(gè)數(shù)本身相加，而不考慮只考慮兩個(gè)數(shù)本身相加，而不考慮從低位來(lái)的進(jìn)位數(shù)。從低位來(lái)的進(jìn)位數(shù)。加法器加法器HAABS0C013半加器半加器真值表真值表A B F 0 0 0 0 1 1 1 0 1 1 1 0 C0000114全加器全加器n兩個(gè)同位的加數(shù)和來(lái)自低位的進(jìn)位三者兩個(gè)同位

6、的加數(shù)和來(lái)自低位的進(jìn)位三者相加，稱為全加。完成這樣的邏輯門(mén)電相加，稱為全加。完成這樣的邏輯門(mén)電路叫路叫全加器全加器。FAABS0C0Ci15全加器全加器真值表真值表ABCiSoCo000000011001010011011001010101110011111116編碼器編碼器n編碼：編碼：用符號(hào)、文字、數(shù)碼表示特定對(duì)用符號(hào)、文字、數(shù)碼表示特定對(duì)象的過(guò)程，稱為編碼。象的過(guò)程，稱為編碼。n編碼器：編碼器：完成編碼的功能的電路。完成編碼的功能的電路。n組成：組成：多個(gè)輸入端和多個(gè)輸出端構(gòu)成的多個(gè)輸入端和多個(gè)輸出端構(gòu)成的邏輯門(mén)電路。邏輯門(mén)電路。n分類：分類：二進(jìn)制編碼器、二進(jìn)制編碼器、BCD碼編碼器、

7、碼編碼器、優(yōu)先編碼器。優(yōu)先編碼器。17一、二進(jìn)制編碼器一、二進(jìn)制編碼器n二進(jìn)制編碼器是用二進(jìn)制編碼器是用n位二進(jìn)制數(shù)碼對(duì)位二進(jìn)制數(shù)碼對(duì)2n個(gè)輸入個(gè)輸入信號(hào)進(jìn)行編碼的電路。信號(hào)進(jìn)行編碼的電路。n輸入輸入：多個(gè)信號(hào)。：多個(gè)信號(hào)。n輸出輸出：是：是n位二進(jìn)制數(shù)碼。位二進(jìn)制數(shù)碼。n常見(jiàn)的輸入常見(jiàn)的輸入-輸出輸出：4-2位，位，8-3位，位，16-4位。位。n常見(jiàn)編碼器常見(jiàn)編碼器： 4線線-2線編碼器，線編碼器，8線線-3線編碼器，線編碼器，n 16線線-4線編碼器。線編碼器。18二進(jìn)制編碼器二進(jìn)制編碼器n特點(diǎn)特點(diǎn)：n某一時(shí)刻編碼器只能對(duì)所有輸入信號(hào)的一個(gè)輸入信某一時(shí)刻編碼器只能對(duì)所有輸入信號(hào)的一個(gè)輸入

8、信號(hào)進(jìn)行編碼。號(hào)進(jìn)行編碼。n被編碼的信號(hào)可以為高電平被編碼的信號(hào)可以為高電平1，也可以為低電平，也可以為低電平0。n二進(jìn)制編碼器的輸入端不能允許出現(xiàn)兩個(gè)或兩個(gè)以二進(jìn)制編碼器的輸入端不能允許出現(xiàn)兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)為上的信號(hào)同時(shí)為0或或1n在在8個(gè)輸入信號(hào)中，當(dāng)個(gè)輸入信號(hào)中，當(dāng)Y1-Y7都為都為1時(shí)，電路的輸出時(shí)，電路的輸出就是就是Y0的編碼（的編碼（Y0的編碼是隱含的）。的編碼是隱含的）。19具體電路具體電路I1I2I3I4I5I6I7I8F18-3譯碼器邏輯圖譯碼器邏輯圖F2F32086421IIIIF8642IIII87432IIIIF 87653IIIIF 邏輯函數(shù)邏輯函數(shù)21I1

9、I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 真值表真值表結(jié)論結(jié)論八線八線 - 三線編碼器三線編碼器22（2）二）二-十進(jìn)制編碼器十進(jìn)制編碼器將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）編制成編制成BCD碼

10、。碼。十個(gè)輸入十個(gè)輸入需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：I0 I9。輸出：輸出：F3 F0列出狀態(tài)表如下：列出狀態(tài)表如下：23輸入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 狀態(tài)表狀態(tài)表24輸入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0

11、1 1 1 I8 1 0 0 0 I9 1 0 0 1 98983IIIIF76542IIIIF 76321IIIIF 975310IIIIIF 邏輯圖略邏輯圖略253、譯碼器、譯碼器譯碼是編碼的逆過(guò)程，即將某個(gè)二進(jìn)制譯碼是編碼的逆過(guò)程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。翻譯成電路的某種狀態(tài)。（1）二進(jìn)制譯碼器）二進(jìn)制譯碼器將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。種電路狀態(tài)。也叫也叫n-2n線譯碼器。線譯碼器。譯碼器的輸入：譯碼器的輸入：一組二進(jìn)制代碼一組二進(jìn)制代碼譯碼器的輸出：譯碼器的輸出：一組高低電平信號(hào)一組高低電平信號(hào)26&1Y0Y2Y3YA1A0S2-4線譯碼器

12、線譯碼器74LS139的內(nèi)部線路的內(nèi)部線路輸入輸入控制端控制端輸出輸出2774LS139的功能表的功能表 A1 A0 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 S0Y1Y2Y3Y“”表示低電平有效。表示低電平有效。28S1S101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YS202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AS274LS139管腳圖管腳圖一片一片139種含兩個(gè)種含兩個(gè)2-4譯碼器譯碼器29例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入

13、計(jì)算機(jī)。例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCDTSTSTSTSAEBECEDE總線總線30000全為全為1工作原理工作原理：（以：（以A0A1=00為例）為例）數(shù)據(jù)數(shù)據(jù)0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)AEBECEDE總線總線脫離總線脫離總線31（2）顯示譯碼器）顯示譯碼器二二-十進(jìn)十進(jìn)制編碼制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就

14、要用到顯示譯碼器顯示譯碼器。32顯示器件顯示器件：常用的是常用的是七段顯示器件七段顯示器件abcdefg33顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e34顯示譯碼器顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖的管腳圖消隱控制端消隱控制端35功能表（簡(jiǎn)表）功能表（簡(jiǎn)表）輸輸 入入輸輸 出出顯顯 示示D ABIa g10XXXX0000000消隱消隱8421碼碼譯碼譯碼顯示字型顯示字型完整的功能表請(qǐng)參考相應(yīng)的參考書(shū)。完整

15、的功能表請(qǐng)參考相應(yīng)的參考書(shū)。3674LS49與七段顯與七段顯示器件的連接示器件的連接：bfac d egbfac d egBID C B A+5V+5V74LS49是集是集電極開(kāi)路，必電極開(kāi)路，必須接上拉電阻須接上拉電阻74LS49373.4.3 加法器加法器1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001, 計(jì)算計(jì)算A+B01101001138加法運(yùn)算的基本規(guī)則加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低位的相加，不需）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、）其余各位都是三個(gè)數(shù)相加，包括加

16、數(shù)、被、加數(shù)和低位來(lái)的進(jìn)位。被、加數(shù)和低位來(lái)的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。向高位的進(jìn)位。39（1）半加器：）半加器： 半加運(yùn)算不考慮從低位來(lái)的進(jìn)位半加運(yùn)算不考慮從低位來(lái)的進(jìn)位A-加數(shù)；加數(shù)；B-被加數(shù)；被加數(shù)；S-本位和；本位和；C-進(jìn)位。進(jìn)位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表40A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABASABC 41邏輯圖邏輯圖半加器半加器ABCS邏輯符號(hào)邏輯符號(hào)=1&ABSC

17、42（2）全加器：）全加器：an-加數(shù)；加數(shù)；bn-被加數(shù)；被加數(shù)；cn-1-低位的進(jìn)低位的進(jìn)位；位；sn-本位和；本位和；cn-進(jìn)位。進(jìn)位。邏輯狀態(tài)表見(jiàn)下頁(yè)邏輯狀態(tài)表見(jiàn)下頁(yè) 相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。慮低位的進(jìn)位位。43an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 11nnnnnncbabacbabasnnnnn)()(nnnnnnnbacbabacn1)(44nnnnnnnbacbaba

18、cn1)(nnbabasnnnnba nnbabasnn11nnc scssnnnnnbascc1半加和：半加和：所以：所以：1nnnnnn)cbaba(c )bab(asnn1nnn45anbncn-1sncn全加器全加器邏輯圖邏輯圖邏輯符號(hào)邏輯符號(hào)半加器半加器半加器半加器 1anbncnsncnScn-146 全加器全加器SN74LS183的管腳圖的管腳圖114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND47應(yīng)用舉例：用一片應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行構(gòu)成兩位串行進(jìn)位全加器。進(jìn)位全加器。bncn-1sncn全加器全加器an

19、bncn-1sncn全加器全加器anA2A1B2B1D2D1C串行進(jìn)位串行進(jìn)位48其它組件：其它組件：SN74H83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。493.4.4 數(shù)字比較器數(shù)字比較器比較器的分類：比較器的分類：（1）僅比較兩個(gè)數(shù)是否相等。）僅比較兩個(gè)數(shù)是否相等。（2）除比較兩個(gè)數(shù)是否相等外，還要比）除比較兩個(gè)數(shù)是否相等外，還要比較兩個(gè)數(shù)的大小。較兩個(gè)數(shù)的大小。第一類的邏輯功能較簡(jiǎn)單，下面重第一類的邏輯功能較簡(jiǎn)單，下面重點(diǎn)介紹點(diǎn)介紹第二類第二類比較器。比較器。50（1）一位數(shù)值比較器）一位數(shù)值比較器輸入輸入 輸出輸出 A B A

20、B A=B AB A=B ABABA=B邏輯圖邏輯圖邏輯符號(hào)邏輯符號(hào)A=B&=1ABAB COMP53（2）多位數(shù)值比較器）多位數(shù)值比較器比較原則：比較原則：A. 先從高位比起先從高位比起,高位大的數(shù)值一定大。高位大的數(shù)值一定大。B. 若高位相等若高位相等,則再比較低位數(shù)則再比較低位數(shù),最終結(jié)最終結(jié)果由低位的比較結(jié)果決定。果由低位的比較結(jié)果決定。請(qǐng)根據(jù)這個(gè)原則設(shè)計(jì)一請(qǐng)根據(jù)這個(gè)原則設(shè)計(jì)一下，下，每位的比較每位的比較應(yīng)包括幾應(yīng)包括幾個(gè)輸入、輸出？個(gè)輸入、輸出？54A、B兩個(gè)多位數(shù)的比較兩個(gè)多位數(shù)的比較：AiBi兩個(gè)本位數(shù)兩個(gè)本位數(shù)（AB）i-1（A=B）i-1（AB）i（A=B）i（AB)

21、i-1 (A=B)i-1 (AB)i (A=B)i (AB）i、 （A=B）i和和（AB）i-1、（A=B）i-1和和（AB）i-1 每個(gè)比較環(huán)節(jié)的功能表每個(gè)比較環(huán)節(jié)的功能表56四位集成電路比較器四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位比較結(jié)果低位比較結(jié)果向高位輸出向高位輸出(AB)LABA=B AB）L（ABA=BAB）L（ABA=BAB AC，則，則A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BABB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A

22、2B1B0B3B2A1A0A3A2A=B=C&A最大最大A最小最小&108中規(guī)模組件都是為了實(shí)現(xiàn)專門(mén)的邏中規(guī)模組件都是為了實(shí)現(xiàn)專門(mén)的邏輯功能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，輯功能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能?？梢詫?shí)現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。少連線、提高可靠性。下面介紹用選擇器和譯碼器設(shè)計(jì)組合下面介紹用選擇器和譯碼器設(shè)計(jì)組合邏輯電路的方法。邏輯電路的方法。 3.5 利用中規(guī)模組件設(shè)計(jì)組合電路利用中規(guī)模組件設(shè)計(jì)組合電路109（1）用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路）用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路輸入輸入 輸出輸出 A1 A0 W 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 E四選一選擇器功能表四選一選擇器功能表)()()()(013120100101AADAADAADAADW時(shí)：0E類似三變量函數(shù)的表達(dá)式！類似三變量函數(shù)的表達(dá)式！110例：例：利用四選一選擇器實(shí)現(xiàn)如下邏利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。輯函數(shù)。AGGARGARGARY與四選一選擇器輸出的邏輯式