計算機組成原理課后習題答案白中英第四版

1、第一章1 模擬計算機的特點是數(shù)值由連續(xù)量來表示，運算過程也是連續(xù)的。數(shù)字計算機的主要特點是按位運算，并且不連續(xù)地跳動計算。模擬計算機用電壓表示數(shù)據(jù)，采用電壓組合和測量值的計算方式，盤上連線的控制方式，而數(shù)字計算機用數(shù)字0和1表示數(shù)據(jù)，采用數(shù)字計數(shù)的計算方式，程序控制的控制方式。數(shù)字計算機與模擬計算機相比，精度高，數(shù)據(jù)存儲量大，邏輯判斷能力強。2 數(shù)字計算機可分為專用計算機和通用計算機，是根據(jù)計算機的效率、速度、價格、運行的經(jīng)濟性和適應性來劃分的。3 科學計算、自動控制、測量和測試、信息處理、教育和衛(wèi)生、家用電器、人工智能。4 主要設計思想是：存儲程序通用電子計算機方案，主要組成部分有：運算器、

2、邏輯控制裝置、存儲器、輸入和輸出設備5 存儲器所有存儲單元的總數(shù)稱為存儲器的存儲容量。每個存儲單元都有編號，稱為單元地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字為一條指令，稱為指令字。6 每一個基本操作稱為一條指令，而解算某一問題的一串指令序列，稱為程序。7 取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是指令流。8 半導體存儲器稱為內(nèi)存，存儲容量更大的磁盤存儲器和光盤存儲器稱為外存，內(nèi)存和外存共同用來保存二進制數(shù)據(jù)。運算器和控制器合在一起稱為中央處理器，簡稱CPU，它用來控制計算機及進行算術邏輯運算。適配器是外圍設備與主機聯(lián)系的橋梁，它的作用相當于一個轉(zhuǎn)換器

3、，使主機和外圍設備并行協(xié)調(diào)地工作。9 計算機的系統(tǒng)軟件包括系統(tǒng)程序和應用程序。系統(tǒng)程序用來簡化程序設計，簡化使用方法，提高計算機的使用效率，發(fā)揮和擴大計算機的功能用用途；應用程序是用戶利用計算機來解決某些問題而編制的程序。10 在早期的計算機中，人們是直接用機器語言來編寫程序的，這種程序稱為手編程序或目的程序；后來，為了編寫程序方便和提高使用效率，人們使用匯編語言來編寫程序，稱為匯編程序；為了進一步實現(xiàn)程序自動化和便于程序交流，使不熟悉具體計算機的人也能很方便地使用計算機，人們又創(chuàng)造了算法語言，用算法語言編寫的程序稱為源程序，源程序通過編譯系統(tǒng)產(chǎn)生編譯程序，也可通過解釋系統(tǒng)進行解釋執(zhí)行；隨著計

4、算機技術的日益發(fā)展，人們又創(chuàng)造出操作系統(tǒng)；隨著計算機在信息處理、情報檢索及各種管理系統(tǒng)中應用的發(fā)展，要求大量處理某些數(shù)據(jù)，建立和檢索大量的表格，于是產(chǎn)生了數(shù)據(jù)庫管理系統(tǒng)。11 從第一至五級分別為微程序設計級、一般機器級、操作系統(tǒng)級、匯編語言級、高級語言級。采用這種用一系列的級來組成計算機的概念和技術，對了解計算機如何組成提供了一種好的結(jié)構(gòu)和體制。而且用這種分級的觀點來設計計算機，對保證產(chǎn)生一個良好的系統(tǒng)結(jié)構(gòu)也是很有幫助的。12 因為任何操作可以由軟件來實現(xiàn)，也可以由硬件來實現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來完成。實現(xiàn)這種轉(zhuǎn)化的媒介是軟件與硬件的邏輯等價性。13 （ 略 ）第二章1

5、（1）（2） （3）-127 -127 = -7F = -1111111 -127原 = 11111111 -127補 = 10000001 -127反 = 10000000 -127移 = 00000001（4）-1原 = 1000 0000 -1補 = 1000 0000 -1反 = 1111 1111 -1移 = 0000 0000 （5）-1 = -00000001 -1原 = 1000 0001 -1補 = 1111 1111 -1反 = 1111 1110-1移 = 0111 11112x補 = a0. a1a2a6解法一、（1） 若a0 = 0, 則x > 0, 也滿足x

6、> -0.5此時a1a6可任意（2） 若a0 = 1, 則x <= 0, 要滿足x > -0.5, 需a1 = 1即a0 = 1, a1 = 1, a2a6有一個不為0解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000（1） 若x >= 0, 則a0 = 0, a1a6任意即可x補 = x = a0. a1a2a6（2） 若x < 0, 則x > -0.5只需-x < 0.5, -x > 0x補 = -x, 0.5補 = 01000000即-x補 < 01000000即a0a1 = 11, a2a6不全為

7、0或至少有一個為1（但不是“其余取0”）3字長32位浮點數(shù)，階碼10位，用移碼表示，尾數(shù)22位，用補碼表示，基為2MsEsE1E9M20 M0 （1） 最大的數(shù)的二進制表示E = 111111111Ms = 0, M = 111（全1） 表示為： 111 0111 10個 21個即：（2） 最小的二進制數(shù)E = 111111111Ms = 1, M = 000（全0）（注意：用10.0來表示尾數(shù)1）表示為： 111 1000 10個 21個即：（3） 規(guī)格化范圍正最大 E = 111， M = 111， Ms = 0 10個 21個即： 正最小 E = 000， M = 1000， Ms =

8、0 10個 20個 即： 負最大 E = 000， M = 0111， Ms = 1 10個 20個 （最接近0的負數(shù)）即：負最小 E = 111， M = 000， Ms =1 10個 21個即： 規(guī)格化所表示的范圍用集合表示為： , ,（4） 最接近于0的正規(guī)格化數(shù)、負規(guī)格化數(shù)（由上題可得出）正規(guī)格化數(shù) E = 000， M = 1000， Ms = 0 10個 20個負規(guī)格化數(shù) E = 000， M = 0111， Ms = 110個 20個 4假設浮點數(shù)格式如下：MsEsE1E3M8 M0（1） 階補碼：1 11 尾數(shù)補碼：0 1101 1000機器數(shù)：1110 1101 1000 （

9、2） 階補碼：1 11 尾數(shù)補碼：1 0010 1000機器數(shù)：1110 0010 10005（1）x = 0.11011, y = 0.000110 0 1 1 0 1 1+ 0 0 0 0 0 1 10 0 1 1 1 1 0x+y = 0.11110無溢出(2) x = 0.11011, y = -0.10101x補 = 0 0 1 1 0 1 1y補 = +1 1 0 1 0 1 10 0 0 0 1 1 0 x+y = 0.00110 無溢出（3）x = -0.10110 y = -0.00001x補 = 1 1 0 1 0 1 0y補 = +1 1 1 1 1 1 11 1 0 1

10、 0 0 1 x+y = -0.10111 無溢出6（1）x = 0.11011 y = -0.11111x補 = 0 0. 1 1 0 1 1y補 = +0 0. 1 1 1 1 1 0 1. 1 1 0 1 0 溢出（2）x = 0.10111 y = 0.11011x補 = 0 0. 1 0 1 1 1y補 = +1 1. 0 0 1 0 1 1 1. 1 1 1 0 0 x-y = -0.00100無溢出（3）x = 0.11011 y = -0.10011x補 = 0 0. 1 1 0 1 1y補 = +0 0. 1 0 0 1 1 0 1. 0 1 1 1 0 溢出7（1）原碼陣列

11、x = 0.11011, y = -0.11111符號位: x0y0 = 01 = 1x原 = 11011, y原 = 111111 1 0 1 1* 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 0 0 0 1 0 1x*y原 = 1， 11 0100 0101直接補碼陣列x補 = (0)11011, y補 = (1)00001(0) 1 1 0 1 1(1) 0 0 0 0 1(0) 1 1 0 1 1 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0

12、0 0 00 (1) (1) (0) (1) (1)0 (1) (1) (0) (1) (1) 1 1 0 1 11, 0 0 1 0 1, 1 1 0 1 1 x*y補 = 1,00101,11011（直接補碼陣列不要求）帶求補器的補碼陣列x補 = 0 11011, y補 = 1 00001乘積符號位單獨運算011尾數(shù)部分算前求補輸出X11011，y111111 1 0 1 1* 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 0 0 0 1 0 1X×Y-0.1101000101(2) 原碼陣列

13、x = -0.11111, y = -0.11011符號位: x0y0 = 11 = 0x補 = 11111, y補 = 110111 1 1 1 11 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 x*y補 = 0,11010,00101直接補碼陣列x補 = (1)00001, y補 = (1)00101(1) 0 0 0 0 1(1) 0 0 1 0 1(1) 0 0 0 0 1(0) 0 0 0 0 0 (1) 0 0 0 0 1 (0)0 0 0 0 0 (0) 0 0 0 0 0

14、1 (0) (0) (0) (0) (1)1 0 0 (1) (1) 0 0 0 1 0 10 1 1 0 1 0 0 0 1 0 1 x*y補 = 0,11010,00101（直接補碼陣列不要求）帶求補器的補碼陣列x補 = 1 00001, y補 = 1 00101乘積符號位單獨運算110尾數(shù)部分算前求補輸出X11111，y110111 1 1 1 11 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1X×Y0.11010001018(1) 符號位 Sf = 01 = 1 去掉符號

15、位后：y補 = 00.11111 -y補 = 11.00001 x補 = 00.11000 0 0 1 1 0 0 0+-y補 1 1 0 0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 0 0 1 0+y補 0 0 1 1 1 1 1 0 0 1 0 0 0 1 0.1 0 1 0 0 0 1 0 +-y補 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0.11 0 0 0 0 1 1 0+-y補 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0.110 1 0 0 1 1 1 0+y補 0 0 1 1 1 1 1 1 1 0 1 1 0 1 0.1100 1

16、 0 1 1 0 1 0+y補 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0.11000 (2) 符號位 Sf = 10 = 1 去掉符號位后：y補 = 00.11001 -y補 = 11.00111 x補 = 00.01011 0 0 0 1 0 1 1+-y補 1 1 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 0 0+y補 0 0 1 1 0 0 1 1 1 1 1 1 0 1 0.0 1 1 1 1 0 1 0+y補 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0.01 0 1 0 0 1 1 0+-y補 1 1 0 0 1 1 1

17、 0 0 0 1 1 0 1 0.011 0 0 1 1 0 1 0+-y補 1 1 0 0 1 1 1 0 0 0 0 0 0 1 0.0111 0 0 0 0 0 1 0+-y補 1 1 0 0 1 1 1 1 1 0 1 0 0 1 0.01110 9(1) x = 2-011*0.100101, y = 2-010*(-0.011110) x浮 = 11101,0.100101 y浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111x浮 = 11110,0.010010(1)x+y 0 0. 0 1 0 0 1 0 (1) + 1 1. 1 0 0

18、 0 1 01 1. 1 1 0 1 0 0 (1) 規(guī)格化處理: 1.010010 階碼 11100 x+y= 1.010010*2-4 = 2-4*-0.101110x-y 0 0. 0 1 0 0 1 0 (1)+ 0 0. 0 1 1 1 1 0 0 0 1 1 0 0 0 0 (1) 規(guī)格化處理: 0.110000 階碼 11110x-y=2-2*0.110001(2) x = 2-101*(-0.010110), y = 2-100*0.010110 x浮= 11011,-0.010110 y浮= 11100,0.010110 Ex-Ey = 11011+00100 = 11111

19、x浮= 11100,1.110101(0)x+y 1 1. 1 1 0 1 0 1 + 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1 規(guī)格化處理: 0.101100 階碼 11010 x+y= 0.101100*2-6x-y 1 1.1 1 0 1 0 1 + 1 1.1 0 1 0 1 01 1.0 1 1 1 1 1 規(guī)格化處理: 1.011111 階碼 11100 x-y=-0.100001*2-410(1) Ex = 0011, Mx = 0.110100Ey = 0100, My = 0.100100Ez = Ex+Ey = 0111Mx*My 0. 1 1 0

20、1* 0.1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 00 1 1 0 10 0 0 0 0 0 0 1 1 1 0 1 0 1 規(guī)格化： 26*0.111011(2) Ex = 1110, Mx = 0.011010Ey = 0011, My = 0.111100Ez = Ex-Ey = 1110+1101 = 1011Mx補 = 00.011010My補 = 00.111100, -My補 = 11.0001000 0 0 1 1 0 1 0+-My 1 1 0 0 0 1 0 01 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0+My 0 0

21、1 1 1 1 0 01 1 1 1 1 0 0 0 0.0 1 1 1 1 0 0 0 0+My 0 0 1 1 1 1 0 00 0 1 0 1 1 0 0 0.01 0 1 0 1 1 0 0 0+-My 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0.011 0 0 1 1 1 0 0 0+-My 1 1 0 0 0 1 0 01 1 1 1 1 1 0 0 0.0110 1 1 1 1 1 0 0 0+My 0 0 1 1 1 1 0 00 0 1 1 0 1 0 0 0.01101 0 1 1 0 1 0 0 0+-My 1 1 0 00 1 0 00 0 1

22、0 1 10 0 0.01101 商 = 0.110110*2-6, 余數(shù)=0.101100*2-6114位加法器如上圖， (1)串行進位方式C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1B1（A1B1也對）C2 = G2+P2C1 G2 = A2B2 P2 = A2B2C3 = G3+P3C2 G3 = A3B3 P3 = A3B3C4 = G4+P4C3 G4 = A4B4 P4 = A4B4(2)并行進位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4G3+P4P3G

23、2+P4P3P2G1+P4P3P2P1C012(1)組成最低四位的74181進位輸出為： C4 = Cn+4 = G+PCn = G+PC0， C0為向第0位進位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以 C5 = y4+x4C4 C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)設標準門延遲時間為T，“與或非”門延遲時間為1.5T，則進位信號C0，由最低位傳送至C6需經(jīng)一個反相器、兩級“與或非”門，故產(chǎn)生C0的最長延遲時間為 T+2*1.5T = 4T(3)最長求和時間應從施加操作數(shù)到ALU算起：第一片74181有3級“與或非”

24、門（產(chǎn)生控制參數(shù)x0, y0, Cn+4），第二、三片74181共2級反相器和2級“與或非”門（進位鏈），第四片74181求和邏輯（1級與或非門和1級半加器，設其延遲時間為3T），故總的加法時間為： t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T13串行狀態(tài)下： C1 = G1+P1CO C2 = G2+P2C1 C3 = G3+P3C2 C4 = G4+P4C3 并行狀態(tài)下： C1 = G1+P1C0 C2 = G2+P2C1 = G2+P2G1+P2P1C0 C3 = G3+P3C2 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4C3 =

25、G4+P4P3C2+P4P3P2C1+P4P3P2P1C014設余三碼編碼的兩個運算數(shù)為Xi和Yi，第一次用二進制加法求和運算的和數(shù)為Si，進位為Ci+1，校正后所得的余三碼和數(shù)為Si，進位為Ci+1，則有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si = Si3Si2Si1Si0當Ci+1 = 1時，Si = Si+0011 并產(chǎn)生Ci+1當Ci+1 = 0時，Si = Si+1101 根據(jù)以上分析，可畫出余三碼編碼的十進制加法器單元電路如圖所示。15第三章1. (1) (2) (3)1位地址作芯片選擇2. (1) (2) 每個模塊要16個DRAM芯片 (3

26、)64*16 = 1024塊由高位地址選模塊3. (1)根據(jù)題意，存儲總?cè)萘繛?4KB，故地址總線需16位。現(xiàn)使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器，其組成邏輯圖如圖所示，其中使用一片2：4譯碼器。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個存儲器的平均讀/寫周期為0.5us，如果采用集中刷新，有64us的死時間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲元構(gòu)成，刷新時只對128行進行異步方式刷新，則刷新間隔為2

27、ms/128 = 15.6us，可取刷新信號周期15us。刷新一遍所用時間15us×1281.92ms2：4譯碼器A14A15CS3CS2CS0CS1D0D7A13A04. (1) (2) (3)如果選擇一個行地址進行刷新，刷新地址為A0-A8，因此這一行上的2048個存儲元同時進行刷新，即在8ms內(nèi)進行512個周期。刷新方式可采用：在8ms中進行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的異步刷新方式。5. 所設計的存儲器單元數(shù)為1M，字長為32，故地址長度為20位（A19A0），所用芯片存儲單元數(shù)為256K，字長為16位，故占用的地址長度為18位

28、（A17A0）。由此可用位并聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個存儲器，共8片RAM芯片，并使用一片2：4譯碼器。其存儲器結(jié)構(gòu)如圖所示。 6.（1）系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位（2）系統(tǒng)地址128K217，所以地址寄存器17位（3） 共需要8片（4） 組成框圖如下CPU地址寄存器數(shù)據(jù)寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4譯碼器CS0CS3A16A157.(1)組內(nèi)地址用A12A0(2)小組譯碼器使用3：8譯碼器(3)RAM1RAM5各用兩片8K*8的芯片位并聯(lián)連接ROM0000HRAM1RAM2RAM

29、3RAM4RAM56000H8000HA000HC000HE000H4000H 8.順序存儲器和交叉存儲器連續(xù)讀出m = 8個字的信息總量都是：q = 64位*8 = 512位 順序存儲器和交叉存儲器連續(xù)讀出8個字所需的時間分別是：t1 = mT = 8*100ns = 8*10-7s 順序存儲器和交叉存儲器的帶寬分別是：9.cache的命中率 cache/主存系統(tǒng)效率e為 平均訪問時間Ta為 10. h*tc+(1-h)*tm = ta 11.虛擬地址為30位，物理地址為22位。 頁表長度：12.虛擬存儲器借助于磁盤等輔助存儲器來擴大主存容量，使之為更大或更多的程序所使用。在此例中，若用戶不

30、具有虛存，則無法正常運行程序，而具有了虛存，則很好地解決了這個問題。13.設取指周期為T，總線傳送周期為，指令執(zhí)行時間為t0 (1)t = (T+5+6t0)*80 = 80T+400+480 t0 (2) t = (T+7+8t0)*60 = 60T+420+480 t0 故不相等。14. 頁面訪問序列01242302132命中率a012423021323/11=27.3%b0124230213c011423021命中命中命中15.D16.C第四章1.不合理。指令最好半字長或單字長，設16位比較合適。 8 6 62. 單操作數(shù)指令為：28-m-n條3.(1)RR型指令 (2)寄存器尋址 (3

31、)單字長二地址指令 (4)操作碼字段OP可以指定26=64種操作4.(1)雙字長二地址指令，用于訪問存儲器。操作碼字段可指定64種操作。 (2)RS型指令，一個操作數(shù)在通用寄存器（共16個），另一個操作數(shù)在主存中。 (3)有效地址可通過變址尋址求得，即有效地址等于變址寄存器（共16個）內(nèi)容加上位移量。5.(1)雙操作數(shù)指令 (2)23=8種尋址方式 (3)24=16種操作6.(1)直接尋址方式 (2)相對尋址方式 (3)變址尋址方式 (4)基址尋址方式 (5)間接尋址方式 (6)變址間接尋址方式7.40條指令需占6位，26=64，剩余24條可作為擴充 4種尋址方式需占2位 剩余8位作為地址OP

32、（6）X（2） D（8） X = 00 直接尋址方式 E = D X = 01 立即尋址方式 X = 10 變址尋址方式 E = （R）+D X = 11 相對尋址方式 E = （PC）+D8.(1)50種操作碼占6位，3種尋址方式占2位OP（6）X（2） D（24）X = 00 頁面尋址方式 E = PCH-DX = 01 立即尋址方式 X = 10 直接尋址方式 E = D (2)PC高8位形成主存256個頁面，每頁個單元(3)尋址模式X = 11尚未使用，故可增加一種尋址方式。由于CPU中給定的寄存器中尚可使用PC，故可增加相對尋址方式，其有效地址E = PC+D，如不用相對尋址，還可使

33、用間接尋址，此時有效地址E = （D）。當位移量變成23位時，尋址模式變成3位，可有更多的尋址方式。9. 16個通用寄存器占4位，64種操作占6位，剩下22位用于存儲器地址，OP（6）R（4） D（22）采用R為基址寄存器尋址，地址（R）D當基址最大，D也是最大的時候，尋址能力最大而寄存器是32位的，故最大存儲空間是232222 = 4GB4MB。10、11、12、13、14.C15.(1)寄存器 (2)寄存器間接(3)立即(4)直接(5)相對、基值、變址第五章1. IR、AR、DR、AC2. STA R1，(R2)PC0, G, ARiR/=RDR0, G, ARiR20, G, ARiR1

34、0, G, DRiR/=WPC->ARM->DRDR->IRR2->ARR1->DRDR->M3. LDA (R3), R0R30, G, ARiR/=RDR0, G, R0iPC->ARM->DRDR->IRR3->ARM->DRDR->R0 4. 5.節(jié)拍脈沖T1，T2，T3的寬度實際上等于時鐘脈沖的周期或是它的倍數(shù)。此處T1 = T2 = 200ns, T3 = 400ns，所以主脈沖源的頻率應為。 為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫出了題目要求的邏輯電路圖與時序信號關系圖。根據(jù)時序信

35、號關系，T1，T2，T3三個節(jié)拍脈沖的邏輯表達式如下： T1用與門實現(xiàn)，T2和T3則用C2的端和C1的Q端加非門實現(xiàn)，其目的在于保持信號輸出時延時間的一致性并與環(huán)形脈沖發(fā)生器隔離。 6. 7. M = G S3 = H+D+F S2 = A+B+H+D+E+F+G S1 = A+B+F+G C = H+D+Ey+Fy+G8. 經(jīng)分析，（d, i, j）和（e, f, h）可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a, b, c, g四個微命令信號可進行直接控制，其整個控制字段組成如下： 9. P1 = 1，按IR6、IR5轉(zhuǎn)移 P2 = 1，按進位C轉(zhuǎn)移10. (1

36、)將C，D兩個暫存器直接接到ALU的A，B兩個輸入端上。與此同時，除C，D外，其余7個寄存器都雙向接到單總線上。 (2) 11. (1)假設判別測試字段中每一位作為一個判別標志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位。下地址字段為9位，因為控存容量為512單元。微命令字段則是（48-4-9）=35位。 (2)對應上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對應下地址字，P字段即為判別測試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測試字段所給的判別標志（某一位為1），其輸出修改微地址寄存器的適當位數(shù)，從而

37、實現(xiàn)微程序的分支轉(zhuǎn)移。就是說，此處微指令的后繼地址采用斷定方式。 12. (1)流水線的操作周期應按各步操作的最大時間來考慮，即流水線時鐘周期性 (2)遇到數(shù)據(jù)相關時，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個時鐘周期。 (3)如果在硬件設計上加以改進，如采用專用通路技術，就可使流水線不發(fā)生停頓。13. (1) (2) (3)14. 如上兩圖所示，執(zhí)行相同的指令，在8個單位時間內(nèi)，流水計算機完成5條指令，而非流水計算機只完成2條，顯然，流水計算機比非流水計算機有更高的吞吐量。15. 證：設n條指令，K級流水，每次流水時間則用流水實現(xiàn) Tp = K+(n-1) 非流

38、水實現(xiàn) Ts = Knn->時， n=1時， ， 則可見n>1時Ts>Tp，故流水線有更高吞吐量16.(1)寫后讀 RAW (2)讀后寫 WAR (3)寫后寫 WAW17.(1) (2) 第六章1. 單總線結(jié)構(gòu)：它是一組總線連接整個計算機系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點是允許I/O設備之間或I/O設備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權，不需要CPU干預信息的交換。所以總線資源是由各大功能部件分時共享的。單總線的缺點是由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負載很重，可能使其吞量達到飽和甚至不能勝任

39、的程度。故多為小型機和微型機采用。 雙總線結(jié)構(gòu)：它有兩條總線，一條是內(nèi)存總線，用于CPU、內(nèi)存和通道之間進行數(shù)據(jù)傳送；另一條是I/O總線，用于多個外圍設備與通道之間進行數(shù)據(jù)傳送。其結(jié)構(gòu)如圖所示。雙總線結(jié)構(gòu)中，通道是計算機系統(tǒng)中的一個獨立部件，使CPU的效率大為提高，并可以實現(xiàn)形式多樣而更為復雜的數(shù)據(jù)傳送。雙總線的優(yōu)點是以增加通道這一設備為代價的，通道實際上是一臺具有特殊功能的處理器，所以雙總線通常在大、中型計算機中采用。 三總線結(jié)構(gòu)：即在計算機系統(tǒng)各部件之間采用三條各自獨立的總線來構(gòu)成信息通路。這三條總線是：內(nèi)存總線，輸入/輸出（I/O）總線和直接內(nèi)存訪問（DMA）總線，如圖所示。內(nèi)存總線用于

40、CPU和內(nèi)存之間傳送地址、數(shù)據(jù)的控制信息；I/O總線供CPU和各類外設之間通訊用；DMA總線使內(nèi)存和高速外設之間直接傳送數(shù)據(jù)。一般來說，在三總線系統(tǒng)中，任一時刻只使用一種總線；但若使用多入口存儲器，內(nèi)存總線可與DMA總線同時工作，此時三總線系統(tǒng)可以比單總線系統(tǒng)運行得更快。但是三總線系統(tǒng)中，設備到不能直接進行信息傳送，而必須經(jīng)過CPU或內(nèi)存間接傳送，所以三總線系統(tǒng)總線的工作效率較低。 2. (1)簡化了硬件的設計。從硬件的角度看，面向總線是由總線接口代替了專門的I/O接口，由總線規(guī)范給出了傳輸線和信號的規(guī)定，并對存儲器、I/O設備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計算機

41、設計只要按照這些規(guī)定制作CPU插件、存儲器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細操作。 (2)簡化了系統(tǒng)結(jié)構(gòu)。整個系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系統(tǒng)擴充性好。一是規(guī)模擴充，二是功能擴充。規(guī)模擴充僅僅需要多插一些同類型的插件；功能擴充僅僅需要按總線標準設計一些新插件。插件插入機器的位置往往沒有嚴格的限制。這就使系統(tǒng)擴充既簡單又快速可靠，而且也便于查錯。 (4)系統(tǒng)更新性能好。因為CPU、存儲器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設計恰當，可以隨時隨著處理器芯片以及其他有關芯片的進展設計新的插件，新的插件插到底板上對系統(tǒng)進行更新，而

42、這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改。3. “A”的ASCII碼為41H = 01000001B，1的個數(shù)為偶數(shù)，故校驗位為0；“8”的ASCII碼為38H = 00111000B，1的個數(shù)為奇數(shù)，故校驗位為1。 4.5. 6. 7. 8.C9.B、A、C10.A11.D12.A13.14.D、C、A、B15.B、A、E、D、C16.C、A、B、D、E17. PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址

43、空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。橋可以實現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴充性和兼容性，允許多條總線并行工作。18. 分布式仲裁不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上，分布式仲裁是以優(yōu)先級仲裁策略為基礎。 19.總線的一次信息傳送過程，大致可分為：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 20. 70*8 = 560MHz/s第七章1D2C、D、C、A3(1)32*12*2 = 768字節(jié) (2)3000*12*16 = 576000位 = 72000字節(jié) (3) (4)50*(11+1)*(32+6)*(16+4)*(12+4) = 7.3MHz4(1)80*25*1 = 2000B80*25*60 = 1.2*105字符/s帶寬>1.2*105字符/s (2)60*(7+1)*(80+34)*(7+1)*(25+7) = 14MHz點計數(shù)器: 8字計數(shù)器: 114行計數(shù)器: 8排計數(shù)器: 32