Altera IP 核 NCO 相位增量計算

1、Altera IP 核 NCO 相位增量計算  數(shù)字下變頻中基于IP核的NCO設(shè)計作者： 四川大學(xué)電子信息學(xué)院 魏明強(qiáng)     來源:電子設(shè)計應(yīng)用2009年第6期        引言軟件無線電接收機(jī)系統(tǒng)中頻信號處理算法的核心就是數(shù)字下變頻(DDC)算法，而數(shù)控振蕩器(NCO)是決定數(shù)字下變頻性能的最主要因素之一。近年來采用IP核設(shè)計基于FPGA的數(shù)字系統(tǒng)成為趨勢，采用經(jīng)過嚴(yán)格測試和優(yōu)化的IP模塊，能大大減少設(shè)計和調(diào)試時間，降低開發(fā)成本，增強(qiáng)設(shè)計靈活性，從根

2、本上提高設(shè)計性能。因此本文提出一種采用IP核設(shè)計數(shù)控振蕩器的新方法，以滿足軟件無線電接收機(jī)下變頻系統(tǒng)對NCO提出的高性能要求。NCO在數(shù)字下變頻中的作用作為數(shù)字下變頻的核心部分，數(shù)控振蕩器具有頻率分辨率高、頻率變化速度快、相位可連續(xù)線性變化和生成的正弦余弦信號正交特性好等特點(diǎn)，數(shù)字化的相位和幅度可以實(shí)現(xiàn)高精度的數(shù)字調(diào)制解調(diào)。數(shù)字通信的發(fā)展要求數(shù)據(jù)傳輸速率進(jìn)一步增高，如何得到一個可數(shù)控的高頻載波信號是實(shí)現(xiàn)高速數(shù)字通信系統(tǒng)必須解決的問題。如圖1所示，正交結(jié)構(gòu)的數(shù)字下變頻由一個數(shù)字控制振蕩器、一對正交數(shù)字混頻器和兩個高效的低通濾波器(LPF)組成。其中，NCO用于產(chǎn)生兩路正交的正/余弦載波樣本值，數(shù)

3、字混頻器使正/余弦樣本與采樣樣本混頻相乘，進(jìn)行頻譜搬移，低通濾波器則用于濾除混頻過程中產(chǎn)生的帶外信號，輸出兩路正交的基帶信號。作為實(shí)現(xiàn)數(shù)字混頻的重要模塊，NCO的目標(biāo)就是產(chǎn)生一個頻率可變的正弦或余弦樣本，如式(1)所示：s(n)=sin(cn)=sin(2nfc/fs)           (1)式中，fc為本地振蕩頻率即NCO的輸出頻率，數(shù)值上與DDC輸入信號的載波頻率相等；fs為NCO的時鐘頻率，數(shù)值上與DDC輸入信號的采樣頻率相等。對于軟件無線電數(shù)字接收機(jī)的下變頻部分，一般要求NCO產(chǎn)生的

4、正弦波樣本具有以下特點(diǎn)：頻率分辨率要高，就是當(dāng)頻率控制字K增加或減小單位值時，正弦波的頻率變化量要盡可能小；頻段要寬，這樣才能滿足軟件無線電高兼容性的要求；頻率轉(zhuǎn)換時間要短，因?yàn)檐浖o線電接收系統(tǒng)要求對信號的接收與處理具有實(shí)時性；頻率改變時，輸出相位連續(xù)，改變頻率控制字，相位增長率改變，但輸出相位保持連續(xù)。這些特點(diǎn)顯然對NCO的性能提出了很高的要求，因此NCO的設(shè)計與優(yōu)化在數(shù)字下變頻器中有舉足輕重的作用。NCO的設(shè)計指標(biāo)和相位擾動技術(shù) 設(shè)NCO的頻率控制字(相位增量)為M，相位累加器位數(shù)為N，時鐘頻率為Fclk，輸出頻率為fout，頻率分辨率為f。相位累加器位數(shù)一定時，頻率控制字和時

5、鐘頻率決定了NCO的輸出頻率，它們的關(guān)系如下：fout=Fclk×M/2N                              M = fout * 2N  / FCLK                    (2)此時N值的大小決定了頻率分辨率的大小，可得到：?f=Fclk/2N  

6、0;                                    (3)基于以上理論，按照軟件無線電接收機(jī)下變頻系統(tǒng)的設(shè)計要求，假定NCO模塊各個參數(shù)滿足下列指標(biāo)：DDC輸入信號的采樣頻率即系統(tǒng)時鐘頻率Fclk=80MHz；DDC輸入信號的

7、載波頻率即本地振蕩頻率fout=14.4MHz；頻率分辨率?f0.02Hz；無雜散動態(tài)范圍SFDR100dB；信噪比SNR100dB；功耗P100mW。設(shè)計指標(biāo)中SFDR尤為重要，因?yàn)檎贾鲗?dǎo)因素的相位截斷誤差造成了頻譜雜散，這大大限制了SFDR。通常情況下相位截斷誤差占主要因素，因此必須盡量減小?？梢宰C明，除非頻率控制字是2的整數(shù)冪次方，否則由于相位累加器的位數(shù)有限將產(chǎn)生雜散，在區(qū)間(0, Fclk/2)(Fclk為時鐘頻率)內(nèi)相位截斷誤差的頻譜由若干根離散譜線組成，并且呈現(xiàn)出周期特性?？梢栽O(shè)想，如果能打破該周期性，就可減少相位截斷誤差的影響。相位擾動技術(shù)的依據(jù)正是這一理論，其核心思想是在每個

8、時鐘脈沖到來后，通過給相位累加器的輸出中加入滿足一定統(tǒng)計特性的隨機(jī)信號來打破誤差序列的周期性，使得誤差的功率譜由原來的離散譜線變成均勻分布的寬帶噪聲，從而大大提高SFDR，降低雜散。相位擾動技術(shù)的基本原理如圖2所示?；贗P核的NCO設(shè)計和仿真NCO的設(shè)計采用Altera公司的NCO知識產(chǎn)權(quán)核，它的設(shè)計全部在FPGA開發(fā)軟件Quartus II 7.2環(huán)境下進(jìn)行。NCO-V7.2是Altera公司新發(fā)布的NCO IP核，它是一個高性能、高度參數(shù)化的NCO處理器，支持該公司的Cyclone、Stratix等系列器件，提供基于查找表、CORDIC(Coordinate Rotational Dig

9、ital Computer，坐標(biāo)旋轉(zhuǎn)數(shù)字計算機(jī))算法和乘法器三種結(jié)構(gòu)，并能進(jìn)行頻譜分析。下面介紹具體設(shè)計流程。啟動Quartus軟件并建立工程目錄，打開生成NCO的IP核工具。選擇器件型號?？紤]到NCO用到的時序邏輯較多，對寄存器資源要求高，故應(yīng)選擇FPGA而非CPLD。芯片最好采用低電壓供電，以降低器件功耗，同時減少電磁干擾。較高的設(shè)計指標(biāo)要求芯片內(nèi)部邏輯單元或者RAM資源比較豐富，保證完成設(shè)計的同時留有余量，充分體現(xiàn)“軟件無線電”的靈活性。器件成本應(yīng)該低廉而且貨源充足易于采購。綜合考慮，Cyclone II系列的EP2C8Q208C8這款芯片性價比較高，并能滿足以上各項要求。選擇NCO的生

10、成算法。IP核提供查找表算法(包括大表型ROM和小表型ROM)、CORDIC算法和乘法器算法，各自具體特點(diǎn)如表1所示。從表1中可以看出，基于乘法器的NCO需要DSP模塊，采用查找表結(jié)構(gòu)的NCO需要大量RAM資源，而CORDIC算法則要消耗大量的邏輯單元。在其他條件相同的情況下，四種算法消耗的器件資源如表2所示。從表中可以看出，CORDIC算法沒有用到RAM和DSP模塊，而只消耗器件33%左右的邏輯單元，因此選擇CORDIC算法設(shè)計NCO比較合適?；贑ORDIC迭代算法的數(shù)控振蕩器僅用移位寄存器和加法器就可產(chǎn)生正余弦信號，不但省去了傳統(tǒng)NCO龐大的存儲器資源，而且保留了一般數(shù)控振蕩器頻率分辨率

11、高、頻率變化速度快、相位可連續(xù)線性變化、生成的正余弦信號正交特性好等特點(diǎn)，非常適用于在正交數(shù)字混頻器中進(jìn)行高速高精度的數(shù)字調(diào)制解調(diào)。根據(jù)具體指標(biāo)設(shè)置合理的參數(shù)。圖3所示為基本參數(shù)的設(shè)置界面。首先設(shè)置NCO的時鐘頻率和輸出頻率，分別為100MHz和14.4MHz，并將Fclk和f代入公式(3)，得N為32，此時實(shí)際分辨率為0.0186Hz，小于0.02Hz，滿足設(shè)計要求。結(jié)合公式(2)，IP核根據(jù)fout自動計算頻率控制字M，此時實(shí)際輸出頻率絕對誤差僅為0.0088Hz。然后設(shè)置相位字長P(相位分辨率)、幅值量化位數(shù)M和相位擾動三個參數(shù)?？梢宰C明，如果取CORDIC旋轉(zhuǎn)的精度等于截斷后相位的分辨

12、率2/2P，那么CORDIC旋轉(zhuǎn)得到的相位誤差最大為理想截斷后相位分辨率的兩倍，相當(dāng)于在理想截斷的基礎(chǔ)上再截斷一位。因此，CORDIC方式實(shí)現(xiàn)的NCO得到的SFDR要比查表法得到的SFDR最多低6.02dB，即為6.02(P-1)dB。根據(jù)100dB無雜散動態(tài)范圍的設(shè)計要求，相位字長P取值為18。幅值量化位數(shù)M對頻譜雜散的影響一般用信噪比來表示，理論分析由經(jīng)典公式SNR=6.02M+1.76決定，根據(jù)100dB信噪比的設(shè)計要求，M取值為17，但考慮到熱噪聲、電源噪聲等因素的影響，M取值18較為合適。最后根據(jù)幅頻曲線和時域波形適當(dāng)調(diào)整偽隨機(jī)信號的幅值。IP核用到了上文提到的相位擾動技術(shù)降低雜散，

13、隨機(jī)信號的引入一方面不能太小，否則起不到降低雜散的作用；另一方面又不能太大，否則會減小NCO的無雜散動態(tài)范圍，因此調(diào)整到中間狀態(tài)為宜。得到的頻域和時域波形分別如圖4和圖5所示。由圖4可知相位擾動技術(shù)大大降低了離散頻譜引入的雜散，將SFDR提升到105dB，滿足100dB的設(shè)計要求，同時可以看出在14.4MHz頻率點(diǎn)上相位噪聲極小，即輸出頻率穩(wěn)定。由圖5可知波形整體呈現(xiàn)出正弦波的特征，但由于NCO輸出的是數(shù)字信號故表現(xiàn)出跳變性。通過簡單計算得知信號周期大約為69.75ns，換算成頻率為14.34MHz，非常接近理論值14.4MHz。若認(rèn)為誤差是由于測量不準(zhǔn)造成的，則可以認(rèn)為NCO輸出頻率達(dá)到了設(shè)

14、計要求。進(jìn)一步仿真驗(yàn)證設(shè)計結(jié)果。利用IP核工具自動生成仿真模型和網(wǎng)表并編譯工程文件，生成頂層模塊后進(jìn)行仿真，結(jié)果如圖6圖8所示。圖6顯示NCO模塊能運(yùn)行的最高頻率達(dá)到了170.44MHz，遠(yuǎn)高于系統(tǒng)時鐘80MHz，時序余量相當(dāng)充裕，保證以后系統(tǒng)優(yōu)化快速提升NCO性能。圖7顯示NCO消耗總功耗為49.36mW，其中內(nèi)核靜態(tài)熱功耗為25.59mW，I/O熱功耗為23.77mW，接近50mW的低功耗滿足100mW的功耗要求。圖8顯示了NCO輸出相位相差90度的正余弦兩路波形，從整體看二者均接近單一頻率的正(余)弦波，只是雜散頻譜的引入造成了波形細(xì)節(jié)的畸變。圖6圖8說明仿真結(jié)果均達(dá)到設(shè)計要求。結(jié)語本文介紹了采用CORDIC算法設(shè)計高性能數(shù)控振蕩器的基本流程，采用Altera公司的IP核設(shè)計和仿真后證明軟件無線電接收機(jī)下變頻中的NCO模塊各項指標(biāo)均達(dá)到設(shè)計要求，高性能的NCO有利于后續(xù)CIC濾波、ISOP濾波、半帶濾波和FIR濾波級聯(lián)構(gòu)成的抽取濾波的實(shí)現(xiàn)。CORDIC算法只涉及移位和相加運(yùn)算而沒有乘法運(yùn)算，充分利用了FPGA豐富的寄存器資源而不占用大量寶貴的RAM資源，這為軟件無線電數(shù)字下變頻的改進(jìn)和擴(kuò)展提供了靈活性。傳統(tǒng)查表法的NCO和混頻器是分開獨(dú)立實(shí)現(xiàn)的，需要兩個乘法器來完成I/Q兩路的混頻運(yùn)