高速電路信號完整性分析與設計四

1、第4章 高速電路信號完整性分析與設計-高速信號的反射分析高速數(shù)字信號的反射是影響現(xiàn)代數(shù)字電路設計的重要因素之一,嚴重的反射將破壞信號的完整性,并引起過沖現(xiàn)象,從而出現(xiàn)錯誤的數(shù)字邏輯和毀壞器件。本章詳細分析了信號反射產(chǎn)生機理和現(xiàn)象，并給出了反射解決的方案。4.1 信號反射的現(xiàn)象4.1.1 反射的基本概念反射就是在傳輸線上的回波。如果一傳輸線電尺寸滿足長線時，且沒有被合理的端接(終端匹配)，那么來自于驅(qū)動端的信號脈沖在接收端被反射，從而引發(fā)不預期效應，使信號輪廓失真。反射是傳輸線的基本效應, 即當信號沿著傳輸線前行時，碰到阻抗不連續(xù)時會發(fā)生反射：1.當信號在傳輸時碰到比目前阻抗高時，會發(fā)生正向反射

2、，使信號邊沿的幅度增加，信號邊沿出現(xiàn)過沖。從定義上來說，過沖就是指接收信號的第一個峰值或谷值超過設定電壓對于上升沿是指第一個峰值超過最高電壓；對于下降沿是指第一個谷值超過最低電壓。2. 當信號在傳輸時碰到比目前阻抗低時，會發(fā)生負向反射，使信號邊沿的幅度減小，信號邊沿出現(xiàn)臺階，即欠沖。嚴重時將可能產(chǎn)生假時鐘信號,導致系統(tǒng)的誤讀寫操作。如果在一個時鐘周期中,反復的出現(xiàn)過沖和欠沖,我們就稱之為振蕩，也叫振鈴。振蕩是電路中因為反射而產(chǎn)生的多余能量無法被及時吸收的結果。圖4.1所示的波形就是一個明顯存在過沖，欠沖，振蕩的例子。圖4.1存在反射現(xiàn)象的信號波形在PCB設計中，反射通常由連線阻抗的不匹配造成，

3、如：不同布線層阻抗不一樣、T型連接、過孔、線寬的變化、器件的輸入輸出阻抗，封裝寄生參數(shù)等等。以圖4.2所示的理想傳輸線模型來分析與信號反射有關的重要參數(shù)。圖4.2 理想傳輸線模型及相關參數(shù)R0VSRLBZ0源端負載端AL+-VAAA+-VBAA+-理想傳輸線L被內(nèi)阻為R0的數(shù)字信號驅(qū)動源VS驅(qū)動，傳輸線的特性阻抗為Z0，負載阻抗為RL。理想的情況是當R0Z0RL時，傳輸線的阻抗是連續(xù)的，不會發(fā)生任何反射，但能量一半消耗在源內(nèi)阻R0上，另一半消耗在負載電阻RL上（傳輸線無直流損耗，即無耗傳輸線）。如果負載阻抗大于傳輸線的特性阻抗，Z0RL那么負載端多余的能量就會反射回源端，由于負載端沒有吸收全部

4、能量，稱為欠阻尼。如果負載阻抗小于傳輸線的特性阻抗，即Z0RL，負載試圖消耗比當前源端提供的能量更多的能量，稱為過阻尼。欠阻尼和過阻尼都會產(chǎn)生反向傳播的波形，某些情況下在傳輸線上會形成駐波（有三種情況，將在下面進行討論）。當Z0RL時，負載完全吸收到達的能量，沒有任何信號反射回源端，稱為臨界阻尼。從系統(tǒng)設計的角度來看，由于臨界阻尼情況很難滿足，所以最可靠適用的方式輕微的過阻尼，因為這種情況沒有能量反射回源端。負載端阻抗與傳輸線阻抗不匹配會在負載端（B點）反射一部分信號回源端（A點），反射電壓信號的幅值由負載反射系數(shù)L決定，見下式：（4.1）(4.1)式中，L稱為負載電壓反射系數(shù)，其定義式是反射

5、電壓與入射電壓之比：L=v-/v+。由式（1）可見，-1L+1。另外當RLZ0時，L0，將不產(chǎn)生反射。即只要根據(jù)傳輸線的特性阻抗進行終端匹配，就能消除反射。從原理上說，反射波的幅度可以大到入射電壓的幅度，極性可正可負。當RL<Z0時，L<0，處于過阻尼狀態(tài)，反射波極性為負；當RL>Z0時，L>0，處于欠阻尼狀態(tài)，反射波極性為正。如果傳輸線由兩段不同特性阻抗的傳輸線組成，則連接點處也會產(chǎn)生信號的反射。傳輸線上出現(xiàn)的分叉點就是這樣一個阻抗不連續(xù)點(斷點)。反射信號產(chǎn)生的主要原因：過長的走線；未被匹配終結的傳輸線，過量電容或電感以及阻抗失配。當信號在線終端處的阻抗不連續(xù)點被反

6、射時，信號的一部分將反射回源頭。當反射信號到達源頭時，若源頭端阻抗不等于傳輸線阻抗就將產(chǎn)生二次反射。因此若傳輸線的兩端都存在阻抗不連續(xù)，信號將在驅(qū)動線路和接收線路之間來回反射。信號的反射波因傳輸線的損耗將最后達到直流穩(wěn)態(tài)。如圖4.3所示為幾個的時間區(qū)間的一個例子（為從源到負載的傳輸線的時間延遲）。當信號源為Vs，傳輸線上的初始電壓Vi決定于分壓式。當t=時，初始電壓Vi達到了負載Rl。此時產(chǎn)生幅值為的反射分量，它和初始電壓疊加在負載處產(chǎn)生總電壓為：（其中是負載端的反射系數(shù)）。波的反射分量（）傳播回到源端，并在t=2時產(chǎn)生一個由決定的離開源端的反射（是源端的反射系數(shù)）。此時源端的電壓將是先前的電

7、壓（Vi）加上來自反射的入射瞬態(tài)電壓（）再加上反射波（）。反射和逆反射將持續(xù)到線上電壓趨近穩(wěn)態(tài)直流值。如讀者所見，若終端不匹配，反射要一段長的時間才能穩(wěn)定下來，并會產(chǎn)生一些重要的時序影響。圖4.3 傳輸線反射的例子 當阻抗不匹配時，通過UltraCAD傳輸線仿真器觀察到的反射現(xiàn)象如下圖4.4所示：圖4.4 仿真器觀察到的反射現(xiàn)象（UltraCAD傳輸線仿真器）4.1.2網(wǎng)格圖和線性負載反射網(wǎng)格圖（亦稱反彈圖）是用于描述帶線性負載的傳輸線上多次反射的方法。 如圖4.5所示網(wǎng)格圖，左右兩側的垂直線分別代表了傳輸線的源頭端和負載端，垂直線之間的斜線代表了信號在源頭和負載之間來回反射，圖從上到下表示時

8、間的增加，時間的增量等于傳輸線的時間延遲。圖中垂直線的頂部標識了反射系數(shù)，反射系數(shù)表示了傳輸線和負載之間的反射（從線看進負載）以及源端的反射系數(shù)。小寫字母表示沿著傳輸線傳播的反射信號的幅值，大寫字母表示源端看到的電壓，而帶逗號的大寫字母代表負載端看到的電壓。線的近端將保持A伏的電壓，且持續(xù)時間為2N皮秒，其中N是傳輸線的時間延遲（）。電壓A就是初始電壓Vi,它將不變直到負載端的反射到達源端。電壓A'就是電壓a加上反射電壓b。電壓B是初始電壓a、負載端的發(fā)射信號b和源頭端的反射信號c的總和。如果傳輸線開路，線上的反射最終使電壓穩(wěn)定為源端電壓Vs。然而，如果傳輸線終接電阻Rt，則穩(wěn)態(tài)電壓為

9、：圖4.5 用于計算傳輸線多次反射的網(wǎng)格圖4.1.3 Bergeron圖和非線性負載反射 Bergeron圖是另一種用于描述傳輸線多次反射的方法。系統(tǒng)中存在非線性負載或源時，Bergeron圖用來替代網(wǎng)格圖。例如，當傳輸線終接一個鉗位二極管以防止信號過沖或靜電放電引起的破壞。此外，輸出緩沖器很少完美地呈現(xiàn)線性I-V特性，因而如果知道緩沖器的I-V特性，Bergeron圖將給出更準確的反射描述。如圖4.6所示，稱為Bergeron圖。繪制負載和源端的I-V特性曲線，源端I-V特性曲線有負的斜率-1/Rs，因為電流偏離原點并且和X軸的交點在Vs。由傳輸線的初始狀態(tài)（如，V=0,I=0）開始,作一條

10、斜率1/Zo的直線。此線與源端I-V特性曲線的交點給出了始端t=0時傳輸線上的初始電壓和電流，可以把這作為負載圖。從與源端直線的交點作一條斜率-1/Zo的直線，并延伸到負載特性曲線。與負載線的交點定義了t=時負載端的電壓和電流，其中是傳輸線的時間延遲。交替使用的斜率1/Zo和-1/Zo重復這個過程，直到傳輸線矢量到達負載線與源端線的交點。傳輸線矢量與負載及源頭I-V曲線的交點給出了穩(wěn)態(tài)的電壓和電流值。圖4.6用于計算非線性負載多次反射的Bergeron圖如圖4.7所示為計算一個類似系統(tǒng)響應的實例，其中Vs=3V，TD=500ps，Zo=50，Rs=25，且二極管如電流等式所示工作。圖4.7 用

11、于計算帶二極管終端傳輸線多次反射的Bergeron圖注：當源或負載任何一個呈現(xiàn)非線性I-V特性曲線時，使用Bergeron圖計算傳輸線的反射。對于數(shù)字信號來說，反射的結果表現(xiàn)為上升沿、下降沿的振鈴和過沖。4.1.4欠載傳輸線當傳輸線特性阻抗Z0小于源端阻抗Zs時，定義為欠載傳輸線（電路實際模型如圖4.8）。采用Hyperlynx仿真的結果，如圖4.9(各箭頭色標分別對應波形色標)。圖4.8 欠載傳輸線的實際電路模型圖4.9 欠載傳輸線反射的實際仿真波形4.1.5過載傳輸線當傳輸線阻抗Z0大于源頭端阻抗時，源頭端的反射系數(shù)將為負數(shù)，這將產(chǎn)生“振鈴”效應。實際電路模型如圖4.10。圖4.10 過載

12、傳輸線的實際電路模型采用Hyperlynx仿真的結果，如圖4.11。圖4.11 過載傳輸線反射的實際仿真波形當兩條傳輸線不等長時，一段的反射將與另一段的反射不同相，將使反射波形圖復雜化了。此時傳輸線的實際電路模型如圖4.12所示：圖4.12 傳輸線不等長時的實際電路模型采用Hyperlynx仿真的結果，如圖4.13。圖4.13 對不等長傳輸線反射的仿真波形4.2 產(chǎn)生反射現(xiàn)象的因素產(chǎn)生反射現(xiàn)象的因素有信號上升沿時間、傳輸線的端接、短分支節(jié)線、容性分支節(jié)線、拐角和通孔、載重線、電感性間斷線等。4.2.1上升時間對反射的影響當上升時間變得大于傳輸線延遲（）的兩倍時，傳輸線為短線，上升時間對波的形狀

13、不會存在影響。因為信號到達負載端時，產(chǎn)生了反射，反射信號回到源端，但此時源端的信號正處于上升階段,這樣的反射會在信號緩慢的上升過程中被吸收掉,從而不會影響信號電平的幅值。但如果當上升時間小于的兩倍時，上升時間開始對波的形狀就會產(chǎn)生重要影響。圖4.14和圖4.15分別顯示了欠載和過載傳輸線上不同上升沿時間的影響。 圖4.14過載時慢邊際速度的影響圖4.15 欠載時慢邊際速度的影響4.2.2串聯(lián)傳輸線的反射影響通常，電路板上走線的寬度必須被壓縮，因為它可能經(jīng)過通孔或在板密集區(qū)域的周圍布線。如果走線的線寬有一小段發(fā)生變化，特性阻抗就會改變，通常是增加。有三個特征會決定短的傳輸線片斷的影響：不連續(xù)性的

14、時延（），不連續(xù)性的特性阻抗(Z0)，信號的上升時間（RT）。當時延與上升時間相比很長時，反射系數(shù)將飽和。發(fā)射系數(shù)的最大值與不連續(xù)性的反射有關： (4.2)如果線寬被壓縮，使得阻抗從50歐姆變?yōu)?5歐姆，反射系數(shù)為0.2。當阻抗為不連續(xù)并且不連續(xù)段的長度較長的情況時，對發(fā)射信號與反射信號的仿真如圖4.16所示。圖4.16阻抗不連續(xù)的長度較長時，對發(fā)射信號和發(fā)射信號的仿真結果阻抗的不連續(xù)會導致信號的振蕩，因此設計互連線時必須具有均勻的特性阻抗。為了保證反射噪聲小于信號擺幅的5，要求特性阻抗的變化要小于10，這就是為什么電路板上對阻抗的控制要在+/ 10%。如果不連續(xù)段的長度很短，則兩端的反射可被

15、約去，可以忽略對信號完整性的影響。圖4.17所示情況是不連續(xù)段的長度很短時，發(fā)射信號和反射信號的仿真結果，不連續(xù)段的阻抗為25歐姆。如果不連續(xù)性的時延少于上升時間的20，不連續(xù)性就不會產(chǎn)生影響。根據(jù)經(jīng)驗規(guī)則，不連續(xù)阻抗可接受的最大長度是： (4.3)Lenmax 為不連續(xù)性的最大長度，單位inch；RT為上升時間，單位ns25圖4.17阻抗不連續(xù)段的長度較短時，發(fā)射信號和反射信號的仿真結果4.2.3短分支傳輸線的反射影響分析短線的影響是比較復雜的，因為要考慮很多反射的問題。當信號離開驅(qū)動端，首先會遇到分支點。這里我們會看到兩段傳輸線并聯(lián)產(chǎn)生一個低的阻抗，則一個負反射將會返回到源端。有兩個重要的

16、因素可決定分支對信號完整性的影響，即信號的上升時間和分支的長度。假設分支位于傳輸線的中間，并且與傳輸線有相同的阻抗。圖4.18所示了在分支長度從上升時間的20增加到60時，對發(fā)射信號和反射信號仿真的結果。圖4.18分支的時延改變時，對發(fā)射信號和反射信號的仿真結果根據(jù)經(jīng)驗規(guī)則，分支的長度保持小于上升時間延展的20，則分支的影響就不重要。反之對信號就會產(chǎn)生影響。經(jīng)驗規(guī)則用式子來表示: (4.4)其中Lstubmax 為可接受的分支長度的最大值，單位為inch；RT為信號的上升時間，單位為ns這是個簡單，易記的規(guī)則。例如，對于1ns的上升時間，應保持分支長度小于1inch。很明顯，當上升時間變短時，

17、將分支長度減小，使其不影響到信號的完整性，就變得越來越困難。4.2.4 容性分支在傳輸線中間引起的反射影響附著在走線中間的測試點，通孔，封裝引線，甚至一小段分支，作用就像一個集總電容。圖4.19所示就是一個電容加在走線中間時，發(fā)射電壓和反射電壓的仿真結果。因為電容最初的阻抗較低，反射回源端的信號將有輕微的負極性偏向。下圖所示的情況是上升時間為0.5ns,電容分別為0，2，5，10pF的情況。圖4.19 中間接有電容時，發(fā)射信號和反射信號的仿真結果發(fā)射信號最初不會受到影響，但是當它從走線末端返回到源端時，就會受到影響。返回的信號再次遇到電容，其中一些信號將帶有負號，反射回遠端。這些反射回到接收端

18、就為負的電壓，使接收到的信號下降，導致下沖。傳輸線中間理想電容的影響依賴于信號的上升時間和電容的大小。電容越大，阻抗越小，就會產(chǎn)生更大的負極性反射電壓，導致接收端出現(xiàn)更大的下沖。在時域內(nèi)，電容的阻抗為：如果信號是線性傾斜的，帶有上升時間為RT，dV/dt變?yōu)閂/RT，電容的阻抗為：在上升時間的時間間隔內(nèi)，信號線與返回路徑間的電容是分流阻抗Zcap,，跨越傳輸線的分流阻抗會導致反射。如圖4.20所示。為了使該阻抗的存在不產(chǎn)生嚴重問題，希望這個阻抗要比傳輸線的阻抗大的多，即希望Zcap >> Z0 作為起始位置，Zcap > 5 x Z0 則電容和上升時間的約束條件為：Cmax

19、反射噪聲可能成問題之前，可接受的電容的最大值，單位為nF。圖4.20電容作為分流阻抗的情況例如，假設特性阻抗為50歐姆，最大可允許的電容為：為了避免容性的不連續(xù)性產(chǎn)生過多的下沖噪聲，要保證電容(單位nF)小于上升時間的4倍（單位ns）。即，如果上升時間為1ns，最大可允許的電容為4pF。4.2.5 拐角和通孔的影響當信號沿著均勻的互連線傳輸時，發(fā)射信號不存在反射及失真。如果均勻互連線存在90度的彎曲，就有阻抗的改變，則發(fā)生反射及信號的失真。90度的拐角導致了均勻互連線阻抗的不連續(xù)性，影響了信號的完整性。圖4.21所示是對上升時間為50psec的信號所作的TDR響應，附近有2個90度的拐角，阻抗

20、不連續(xù)性而導致反射，線寬為65mil，阻抗為50歐姆，圖4.21走線上存在90度的拐角時信號的TDR響應將90度的拐角轉(zhuǎn)換為45度的彎曲將會減小這種影響，如果改用常寬的圓弧狀彎曲，影響會進一步減小。拐角對信號傳輸線的唯一影響是由于走線彎曲處的額外寬度。這個額外的線寬作用就像一個容性的不連續(xù)性。這個容性的不連續(xù)性導致了信號的反射和時延。如果走線的彎曲處是常寬的，走線寬度沒有改變，信號在拐彎的每一點遇到的阻抗都是相同的，那么就不會有反射。圖4.22表明了拐角代表了正方形的一部分，粗略的估計，有正方形的一半。圖4.22對拐角所帶來多余金屬部分的簡單估計拐角的電容可從正方形的電容以及走線單位長度的電容

21、來估算：走線單位長度的電容與走線的特性阻抗有關：對拐角電容的估計為：CL 為單位長度的電容，單位為pF/inchW為走線的線寬，單位為inchZ0 為走線的特性阻抗，單位為歐姆er 為介質(zhì)的介電常數(shù)如上述例子，線寬為0.065inch，90度的拐角大概的電容為40/50 x 2 x 0.065 = 0.1 pF = 100 fF，因為有2個90度的拐角，因此，電容為200pF。圖4.23就是對這種情況仿真結果和測量結果的比較。測量結果是采用Agilent DCA 86100以及GigaTest Labs Probe Station，仿真是采用TDA系統(tǒng)的Iconnect軟件。圖4.23測量結果

22、和仿真結果的對比我們可以把這個估算概括成為一個方便記憶的經(jīng)驗規(guī)則，在50歐姆的傳輸線中，拐角所帶來的相關電容為2×線寬。線寬單位為mils，電容單位為fF。若仍然保持50歐姆的阻抗，而線寬變窄，則拐角所帶來的電容將便小，影響就不明顯了。對于高密度電路板上的標準信號線，5mils的線寬，管腳的電容為10fP。10fP的電容所帶來的反射噪聲信號的上升時間，根據(jù)公式上升時間為0.010pF/43ps.10fP的電容所帶來的信號的時延，根據(jù)公式時延為0.5×50×0.01pF=0.25ps。如果用通孔來連接一根信號線與測試點，或是與相鄰板層的另一根信號線相連，通孔會對于電

23、路板的不同層具有過多的電容。這時，通孔可看作是一個集總的電容負載。通孔的電容大小依賴于孔的大小，隔離孔，板的表層及底層焊點的大小。它的大小可從0.1pF到超過1pF的范圍。信號線上的任一通孔都可看作是容性的不連續(xù)性，在高速互連中，是影響信號完整性的主要因素。圖4.24所示了在10層板中，10inch長的均勻走線上帶有通孔和不帶通孔時測量的TDR響應。走線阻抗約為58歐姆，線寬在標稱下為8mils。信號的上升時間約為50ps。兩個通孔間反射電壓的差值是由于當信號沿著走線傳播時，在介質(zhì)中的損耗而導致上升時間的下降造成的。走線上反射電壓的變化是制造工藝中阻抗的不連續(xù)造成的。采用Agilent DCA

24、 86100, GigaTest Labs Probe Station,以及TDA系統(tǒng)Iconnect軟件進行測量.圖4.24測量結果示意圖4.2.6 載重線的反射影響當傳輸線上有一個容性負載時，信號會發(fā)生失真，并且上升時間下降。如果有多個負載分布在傳輸線上，如果間隔與信號上升時間的空間延展相比要短，則從每個電容性不連續(xù)的反射會消除。帶有均勻間隔分布的容性負載的傳輸線叫做載重線。每個不連續(xù)段都可看作是較低阻抗的區(qū)域。如果上升時間與電容間的時延相比要短時，每個間斷的作用對信號來講就像離散的不連續(xù)性。如果上升時間與電容間的時延相比要長時，低阻抗區(qū)域疊加，整個線的平均阻抗更低。對于三個不同的上升時間

25、，載重線的反射信號如圖4.25所示。在該例中，5個3pF的電容每隔1inch分布在50歐姆的傳輸線上，走線的最后10inch沒有負載。圖4.25上升時間不同情況下的反射信號對于開始的幾個電容，可看到明顯的不連續(xù)性，但是后幾個的電容帶來的不連續(xù)性被消除。當上升時間與電容間時延相比要長時，均勻分布的容性負載產(chǎn)生的效果，即走線的表面看來的特性阻抗降低。在這種負載線中，單位長度的阻抗增加意味著特性阻抗更低，時延更長。在均勻的，未加電容負載的傳輸線中，特性阻抗和時延與單位長度的電容和電感有關：Z0 不帶有電容負載時的特性阻抗，單位是歐姆LL 走線單位長度的電感，單位pH/inchC0L 不帶有電容負載時

26、，單位長度的電容，單位是pF/inchLen走線的長度，單位是inchesTD0 不帶有電容負載的時延，單位是ps如果有均勻分布的電容負載，每個負載為C1,間隔為d1，走線上單位長度分布的電容從C0L增加到(C0L+Cl/d1).特性阻抗和響應的時延為：可見，當增加分布的電容負載時，走線的特性阻抗降低，則端接電阻也應降低。4.2.7 電感性間斷的影響1 電感性間斷引起反射及時延幾乎每種增加到傳輸線上的串行連接都伴隨有環(huán)路電感。用于改變信號層的通孔，串聯(lián)端接電阻，連接器，等都有額外的環(huán)路電感。如果信號路徑中存在不連續(xù)性，環(huán)路電感主要由信號路徑的部分自感決定，盡管在返回路徑上存在部分互感。如果返回

27、路徑上存在不連續(xù)性，返回路徑的部分自感將決定環(huán)路的電感。不管是哪種情況，信號對環(huán)路自感都是敏感的，因為信號是電流回路，沿著信號路徑和返回路徑之間來傳播的。對于一個瞬時的，快速上升時間的信號來說，串行環(huán)路電感最初看起來是一個高的阻抗。將導致正的反射回到源端。圖4.26表明了在返回路徑上的一個小間隙產(chǎn)生感性的間隔的情況下，均勻傳輸線的反射信號。圖4.26均勻傳輸線上有感性間隔時的反射信號圖4.27表明了當電感間隔的值不同時，在接收端和源端的信號。信號的上升時間為50psec,電感值分別為0，1，5，10nH。在近端，信號先上升然后又下降，這種情況叫非單調(diào)性。這種特性本省不會導致信號完整性問題。然而

28、，如果在近端放置接收器，它接收到的信號在超過幅值50的點時然后會下降到幅值的50以下，這將會導致錯誤的觸發(fā)。非單調(diào)性行為應該盡可能的避免。在遠端，發(fā)射信號會顯示過沖和時延。圖4.27 電感值不同時，源端和接收端的信號通常，電路中可接受的電感的最大值依賴于噪聲的容限和電路的其它特性。當離散的電感導致走線特性阻抗增加20時，反射信號大約為信號擺幅的10，通常這是反射噪聲最大的可接受的值。如果電感的阻抗值與特性阻抗相比很小，并且上升時間為線性斜面時，我們可以估計出電感的阻抗。Zinductor 電感的阻抗,單位為歐姆L電感，單位為nHRT信號的上升時間，單位為ns估計最大可允許的電感的阻抗，如下式：

29、例如，如果走線的特性阻抗是50歐姆，上升時間是1ns，最大可接受的串聯(lián)電感值約為Lmax=0.2×50×1ns=10nH.電感性間隔還會增加延時，當上升時間很短，并且發(fā)射信號的上升時間由串聯(lián)電感決定時，發(fā)射信號上升時間大約為：TD1090 發(fā)射信號的上升時間，單位nsL=間斷的串聯(lián)環(huán)路電感，單位nHZ0 走線的特性阻抗，單位是歐姆TDadder 信號上升到幅值的50時的時延，單位ns圖4.28表明了在電感性間隔分別為0，1，5，10nH時，對時延的比較。圖4.28電感的值不同時，信號時延的比較2 對環(huán)路電感的補償方法通常，電路中的串聯(lián)環(huán)路電感是不可避免的，特別是電路本身已設

30、計有一個連接器。這樣會導致產(chǎn)生過量的反射噪聲?？梢酝ㄟ^補償?shù)姆椒▉硐糠衷肼?。理想的傳輸線可近似為一個n段的LC網(wǎng)絡，任一段的特性阻抗為：Z0 走線的特性阻抗，單位歐姆LL 走線單位長度的電感，單位nH/inchL任一段傳輸線總的電感，單位nHCL 走線單位長度的電容，單位nF/inchC任一段傳輸線總的電容，單位nF電感性間隔可以通過在兩邊增加小的電容，轉(zhuǎn)換到傳輸線的片斷。如圖4.29所示。在這種情況下，電感的表觀性阻抗為;圖4.29對于電感性間隔的補償電路為了減小反射噪聲，目標就是要找到合適的電容值，使連接器表觀的特性阻抗Z1 與剩余電路的特性阻抗Z0相等。按照上面的關系，增加的電容值為

31、：C1 要增加的補償電容，單位nFL1 間斷的電感值，單位nHZ0 走線的特性阻抗，單位歐姆例如，連接器的電感為10nH，走線的特性阻抗為50歐姆，要增加的補償電容為10/502 = 0.004nF= 4pF.為了達到最佳補償，需要的電感的兩端各分配一個2pF的電容。圖4.30所示是三種情況下的發(fā)射信號和反射信號，沒有連接器，帶有連接器但是未被補償，經(jīng)過補償?shù)倪B接器。改圖仿真的是10nH的電感性間隔，上升時間為0.5ns。經(jīng)過補償?shù)倪B接器是在電感兩邊各放置一個2pF的電容。圖4.30三種情況下源端信號和接收端信號的比較這種補償方法也同樣適用于其它的電感性間隔存在的情況，比如通孔，電阻等。4.3

32、 抑制反射的端接技術消除反射現(xiàn)象的方法一般有：布線時的拓撲法和相應的端接技術。常用布線時的拓撲結構有：點到點、菊花鏈、星形、分支和周期性負載等結構。如圖4.31所示。圖4.31 常用幾種端接形式1 點到點(Point-to-point) 點到點的拓撲結構比較簡單，只要在發(fā)送端或接收端進行適當?shù)淖杩蛊ヅ洹? 菊花鏈(Daisy chain) 當網(wǎng)絡(net)的整個走線長度延遲小于信號的上升或下降時間時,用菊花鏈拓撲結構(圖4.32)會比較好,這時網(wǎng)絡上的負載都可以看作為容性負載。菊花鏈同時也限制了信號的速率,只能工作在低速電路中。圖4.32 菊花鏈拓撲實例3 星形(Star) 使用星形

33、的拓撲結構時,對每個分支(stub)都進行均衡設計,要求每個分支的接收端負載一致,并選擇適當?shù)钠ヅ浞绞健Ｈ鐖D4.33所示。圖4.33 星型拓撲實例4 遠端分支(Far-end cluster) 跟星形類似，只不過分支是靠近接收端。在這種拓撲結構中,也要限制遠端stub的長度，使stub上的傳輸延時小于信號上升沿，這樣每個接收端都可以被看作為一個簡單的容性負載。5 周期性負載(Periodic loading) 周期性負載的拓撲結構同樣要求每段stub的長度足夠小,使stub上的傳輸延時小于信號上升沿。這種主干傳輸線和所有的stub段組合起來的結構可以看作為一段新的傳輸線，其

34、特征阻抗要比原來主干傳輸線的特征阻抗小,傳輸速率也比原來的低，因此在進行阻抗匹配時要注意。傳輸線上的反射會對數(shù)字系統(tǒng)性能有重要的負面影響。為了最小化反射的負面影響，除了從拓撲結構上消除相應的影響外，還必須有相應控制它們的方法?；旧嫌腥N方法減低這些反射的負面影響。第一種方法就是降低系統(tǒng)的頻率或增大信號的上升沿時間，以使傳輸線上的反射將在另一個信號驅(qū)動到線上之前達到穩(wěn)態(tài)。然而通常這是不可能的，對于高速系統(tǒng)，增大信號上升沿時間，將影響系統(tǒng)的性能。第二種方法是縮短PCB走線長度以使反射在更短時間內(nèi)達到穩(wěn)態(tài)。通常這是不實用的，因為通常芯片功能的強大，管腳的增多，縮短布線必然導致PCB板層數(shù)的做多，這

35、大大增加了成本。另外，在一些情況下縮短走線在物理實現(xiàn)上有時也是不可能的。當總線頻率增加到一個周期內(nèi)反射不能達到穩(wěn)態(tài)時，或者線長滿足式 時，前兩種方法通常就有限了。第三種方法就是給傳輸線兩端終接一個等于特征阻抗的阻抗，并消除反射，即是所謂的高速電路設計的端接技術。端接技術分為單端斷接技術和多負載端接技術。 4.3.1 單端端接技術傳輸線的長度符合下式的條件應使用端接技術。式中，L為傳輸線線長，tr為源端信號的上升時間，tp為傳輸線上每單位長度的帶載傳輸延遲。即當tr小于2TD時（其中TD為傳輸線的傳輸延遲，L*tp=TD），源端電平變換發(fā)生在從傳輸線的接收端反射回源端的反射波到達源端之前，這時需

36、要使用端接匹配技術，否則會在傳輸線上引起振鈴。傳輸線的端接原則:如果負載反射系數(shù)或源反射系數(shù)二者任一為零，反射將被消除。通常采用兩種策略（1）使負載阻抗與傳輸線阻抗匹配，即并行端接；（2）使源阻抗與傳輸線阻抗匹配，即串行端接。從系統(tǒng)設計的角度，應首選策略1，因其是在負載端消除反射，即L0，因而消除一次反射，這樣可以減小噪聲、電磁干擾（EMI）及射頻干擾（RFI）；而策略2則是在源端消除由負載端反射回來的信號，即使S0和L1（負載端不加任何匹配），只是消除二次反射，在發(fā)生電平變換時，源端會出現(xiàn)持續(xù)時間為2TD的半波波形，不過由于策略2實現(xiàn)簡單方便，在許多應用中也被廣泛采用。兩種端接策略各有其優(yōu)缺

37、點，以下就簡要介紹這兩類主要的端接方案。1 并行端接并行端接主要是在盡量靠近負載端的位置加上拉和/或下拉阻抗以實現(xiàn)終端的阻抗匹配，根據(jù)不同的應用環(huán)境，并行端接又可分為以下幾種類型：圖4.34 簡單的并行端接RT=Z0ABZ0（1）簡單的并行端接這種端接方式是簡單地在負載端加入一下拉到地的電阻RT（RTZ0）來實現(xiàn)匹配，如圖4.34所示。采用此端接的條件是驅(qū)動端必須能夠提供輸出高電平時的驅(qū)動電流以保證通過端接電阻的高電平電壓滿足門限電壓要求。在輸出為高電平狀態(tài)時，這種并行端接電路消耗的電流過大，對于50的端接負載，維持TTL高電平消耗電流高達48mA，因此一般器件很難可靠地支持這種端接電路。優(yōu)點

38、：并行端接提供了一種簡單的設計方法。它是一種最簡單的終接方案。在大多數(shù)情況下，這種方法只需要一個附加的元件。如果傳輸線的兩端需要端接就需要兩個電阻。缺點：并行端接浪費了電阻的直流功耗。這種方法無論在高電平還是低電平，都需要驅(qū)動端具有穩(wěn)定的直流，這樣就增加了驅(qū)動端的直流負載。當傳輸線的一端接容性負載時，端接時，上升沿斜率會變化。當未端接時，在時間常數(shù)內(nèi)，電壓是激勵信號幅值的2倍。當增加并行端接時，上升的時間會更快。當采用并行端接時，必須注意到，對于TTL級，線阻抗小于100歐姆時采用這種端接方案，要求直流輸出為24mA(VOH(MIN)=2.4V)。因此，對于電池驅(qū)動系統(tǒng)，不推薦采用并行端接方案

39、。另外，端接電阻要消耗多達0.25瓦的功率（50mA的電流通過100歐姆的電阻），這對于僅消耗幾毫瓦的功率的CMOS系統(tǒng)來說是不合適的。功耗的大小依賴于占空比：對于低占空比，連接電阻到地使得有最低的功耗，對于高占空比，連接電阻到VCC使得有最低的功耗。還有一點就是，大的下拉電阻可能會使下降沿比上升沿快，這會導致占空比內(nèi)信號的失真。（2）戴維寧并行端接戴維寧（Thevenin）端接即分壓器型端接，如圖4.35所示。圖4.35 戴維寧（Thevenin）并行端接R2ABZ0R1VCC它采用上拉電阻R1和下拉電阻R2構成端接電阻，通過R1和R2吸收反射。R1和R2阻值的選取由下面的條件決定。R1的最

40、大值由可接受的信號的最大上升時間（是RC充放電時間常數(shù)的函數(shù)）決定，R1的最小值由驅(qū)動源的吸電流數(shù)值決定。R2的選擇應滿足當傳輸線斷開時電路邏輯高電平的要求。戴維寧等效阻抗可表示為：戴維南電壓為：的選擇必須確保驅(qū)動器的輸出高電平IOH和低電平的IOL電流在驅(qū)動器的性能指標范圍以內(nèi),其值可按下式確定所以，可得到：R1 的作用是幫助驅(qū)動器更加容易到達邏輯高狀態(tài),這就需通過從V CC向負載注入電流來實現(xiàn). R2 的作用是幫助驅(qū)動器更加容易到達邏輯低狀態(tài),這通過R2 向地釋放電流來實現(xiàn)。 恰當?shù)剡x取R1 和R2 的值可以加強驅(qū)動器的扇出能力,并且淡化由于信號占空比不一致而導致的功耗的改變。戴維南終端匹

41、配技術的優(yōu)點在于,在這種匹配方式下,終端匹配電阻同時還作為上拉電阻和下拉電阻來使用,因而提高了系統(tǒng)的噪聲容限,降低了對源端器件驅(qū)動能力的要求。這種方案能夠很好地抑制過沖。戴維南終端匹配的缺點就是無論邏輯狀態(tài)是高還是低,在V CC到地之間都會有一個常量的直流電流存在,因而會導致終端匹配電阻中有靜態(tài)的直流功耗. 信號負載為電容時,相對于沒有匹配的信號線而言,戴維南終端匹配技術同樣會改善信號的質(zhì)量,使得信號的擺動縮小。線電壓（在三態(tài)總線上的戴維寧電壓）接近轉(zhuǎn)換門限電壓，這在CMOS器件中會產(chǎn)生更大的功耗，這是由于PMOS和NMOS都是可導的，在Vcc和地之間就有電流路徑。另外，與未端接的情況相比，戴

42、維寧端接減小了接容性負載時信號的斜率，容性負載和電阻增加了RC時間常數(shù)，導致了驅(qū)動器輸出電壓的上升。（3）主動并行端接圖4.36 主動并行端接ABZ0RT=Z0VBIAS在此端接策略中，端接電阻RT（RTZ0）將負載端信號拉至一偏移電壓VBIAS，如圖4.36所示。VBIAS的選擇依據(jù)是使輸出驅(qū)動源能夠?qū)Ω叩碗娖叫盘栍屑橙‰娏髂芰?。這種端接方式需要一個具有吸、灌電流能力的獨立的電壓源來滿足輸出電壓的跳變速度的要求。在此端接方案中，如偏移電壓VBIAS為正電壓，輸入為邏輯低電平時有DC直流功率損耗，如偏移電壓VBIAS為副電壓，則輸入為邏輯高電平時有直流功率損耗。（4）并行AC端接圖4.37 并

43、行AC端接ABZ0RZ0C如圖4.37所示，并行AC端接使用電阻和電容網(wǎng)絡（串聯(lián)RC）作為端接阻抗。端接電阻R要小于等于傳輸線阻抗Z0，電容C必須大于100pF，推薦使用0.1uF的多層陶瓷電容。電容有阻低頻通高頻的作用，因此電阻R不是驅(qū)動源的直流負載，故這種端接方式無任何直流功耗。 所以有：可見電容C 的選擇很復雜. 電容值太小會導致RC 時間常數(shù)過小,這樣一來該RC 電路就類似于一個尖銳信號沿發(fā)生器,從而引入信號的過沖與下沖,一般電容值需大于100 PF. 另一方面,較大的電容值會帶來更大的功率消耗. 通常情況下,要確保RC 時間常數(shù)大于該傳輸線負載延時的兩倍,即，其中：為接收器的分布電容

44、,為PCB 傳輸線的內(nèi)在電容.理想的電容值將隨著傳輸線阻抗，邊沿速率，預期的信號質(zhì)量的變化而變化。這個值不是最關鍵的，但是測試表明，對于FCT邏輯，100PF的電容值能夠得到很好的折衷，將電容值增加到200PF會改善信號的質(zhì)量，但是卻以功率損耗為代價。把電容值減小到47PF，降低了功率損耗，但是信號的質(zhì)量會變差。值低于47PF會對濾波有非常高的頻率響應，對傳輸線的端接是無效的。值高于200PF，會增加功率損耗而不會有附加的信號質(zhì)量的改善。RC 終端匹配技術的優(yōu)勢在于終端匹配電容阻隔了直流通路,因此節(jié)省了較大的功率消耗,此技術也稱為AC 終端匹配技術. 同時恰當?shù)剡x取匹配電容的值,可以確保負載端

45、的信號波形接近理想的方波,而信號的過沖與下沖又都很小.RC 終端匹配技術的一個缺點是信號線上的數(shù)據(jù)可能出現(xiàn)時間上的抖動. 標準的RS2422 接口協(xié)議不建議使用RC 終端匹配技術. 同樣,電流模式的驅(qū)動器也不能采用RC 終端匹配技術.另外，AC端接的性能依賴于傳輸線的長度，AC端接不適合于在傳輸線上有多源分布的情況。（5）二極管并行端接某些情況可以使用肖特基二極管或快速開關硅管進行傳輸線端接，條件是二極管的開關速度必須至少比信號上升時間快4倍以上。在面包板和底板等線阻抗不好確定的情況下，使用二極管端接即方便又省時。如果在系統(tǒng)調(diào)試時發(fā)現(xiàn)振鈴問題，可以很容易地加入二極管來消除。圖4.38 肖特基二

46、極管端接ABZ0VCC典型的二極管端接如圖4.38所示。肖特基二極管的低正向電壓降Vf（典型0.3到0.45V）將輸入信號鉗位到GROUNDVf和VCCVf之間。這樣就顯著減小了信號的過沖（正尖峰）和下沖（負尖峰）。在某些應用中也可只用一個二極管。二極管端接的優(yōu)點在于：二極管替換了需要電阻和電容元件的戴維寧端接或RC端接，通過二極管鉗位減小過沖與下沖，不需要進行線的阻抗匹配。盡管二極管的價格要高于電阻，但系統(tǒng)整體的布局布線開銷也許會減少，因為不再需要考慮精確控制傳輸線的阻抗匹配。二極管端接的缺點在于：二極管的開關速度一般很難做到很快，因此對于較高速的系統(tǒng)不適用。因為存在多點反射會影響相應的信號

47、激勵，二極管對轉(zhuǎn)換頻率的響應會發(fā)生變化。肖特基二極管對于3.3V和5V的邏輯族是有效的。2 串行端接串行端接是通過在盡量靠近源端的位置串行插入一個電阻RS（典型10到75）到傳輸線中來實現(xiàn)的，如圖4.39所示。串行端接是匹配信號源的阻抗，所插入的串行電阻阻值加上驅(qū)動源的輸出阻抗應大于等于傳輸線阻抗（輕微過阻尼）。即圖4.39 串行端接BCZ0ARSTD這種策略通過使源端反射系數(shù)為零從而抑制從負載反射回來的信號（負載端輸入高阻，不吸收能量）再從源端反射回負載端。串行端接的優(yōu)點在于：每條線只需要一個端接電阻，無需與電源相連接，消耗功率小。當驅(qū)動高容性負載時可提供限流作用，這種限流作用可以幫助減小地

48、彈噪聲。,而且相對于其它的電阻類型終端匹配技術來說,串聯(lián)終端匹配技術中匹配電阻的功耗是最小的,而且串聯(lián)終端匹配技術不會給驅(qū)動器增加任何額外的直流負載,也不會在信號線與地之間引入額外的阻抗.串行端接的缺點在于：當信號邏輯轉(zhuǎn)換時，由于RS的分壓作用，在源端會出現(xiàn)半波幅度的信號，這種半波幅度的信號沿傳輸線傳播至負載端，又從負載端反射回源端，持續(xù)時間為2TD（TD為信號源端到終端的傳輸延遲），這意味著沿傳輸線不能加入其它的信號輸入端，因為在上述2TD時間內(nèi)會出現(xiàn)不正確的邏輯態(tài)。并且由于在信號通路上加接了元件，增加了RC時間常數(shù)從而減緩了負載端信號的上升時間，因而不適合用于高頻信號通路（如高速時鐘等）。另外，采用這種匹配技術時,很難將串聯(lián)匹配電阻調(diào)整到一個非常合適的值. 因為許多驅(qū)動器都