七段顯示譯碼器設(shè)計(共9頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 電子科技大學(xué)光電信息學(xué)院課程設(shè)計論文 課程名稱 數(shù)字邏輯設(shè)計及應(yīng)用 題目名稱 七段顯示譯碼器設(shè)計 學(xué) 號 24 姓 名 王殷潔 指導(dǎo)老師 陳德軍 起止時間 2012/5/20-2012/6/23 2012年6 月 20 日電子科技大學(xué)光電信息學(xué)院課 程 設(shè) 計 任 務(wù) 書一、課程名稱 數(shù)字邏輯設(shè)計及應(yīng)用 二、課程設(shè)計題目 七段顯示譯碼器器設(shè)計 三、課程設(shè)計目的1、熟練數(shù)字邏輯設(shè)計的基本方法。應(yīng)用課程所學(xué)的基本邏輯設(shè)計思想完成簡單的邏輯設(shè)計過程；2、提高學(xué)生利用軟件完善設(shè)計的基本能力。要求學(xué)生自學(xué)HDL語言或者其他仿真工具對所完成的設(shè)計進行驗證和仿真。3、提高學(xué)生對所

2、設(shè)計內(nèi)容的文本描述能力。要求學(xué)生對設(shè)計思想、設(shè)計過程以及結(jié)果進行描述。四、課程設(shè)計要求1、要求有一定的組合邏輯和時序邏輯的設(shè)計能力；2、要求對未用編碼10101111進行討論；五、課程設(shè)計任務(wù)和內(nèi)容設(shè)計一個2421BCD計數(shù)器。基本要求如下：無啟動風(fēng)險。 該課程設(shè)計的應(yīng)包括如下的內(nèi)容： a) 設(shè)計過程的文字描述。設(shè)計過程應(yīng)該包括設(shè)計思路的簡單描述、系統(tǒng)子模塊的定義以及功能描述、邏輯變量的定義、邏輯狀態(tài)的定義等。必要的真值表、功能表和狀態(tài)表等；該部分要求提供word文本。b) 電路原理圖或者verilog HDL語言描述。該部分要求提供所選擇仿真軟件的編譯文件。c) 仿真結(jié)果。該部分要求提供所選

3、擇仿真軟件的編譯結(jié)果或者word文檔。d) 團隊分工情況說明，團隊課包括13人。請描述個人在設(shè)計中所承擔(dān)的任務(wù)，以word文檔提交。六、參考文獻1、數(shù)字設(shè)計原理及實踐 John F. Wakerly編 機械工業(yè)出版社 2003年8月第四版2、數(shù)字電子技術(shù)基礎(chǔ) 閻石主編 高等教育出版社 第五版指導(dǎo)教師簽名：陳德軍 日期：2012年5月12日專心-專注-專業(yè) 七段顯示譯碼器設(shè)計摘要：本課程設(shè)計的七段譯碼器主要以BCD譯碼器或LED顯示器為主要部件，應(yīng)用集成門電路的一個具有譯碼和顯示的裝置。其中七段顯示器就是使用發(fā)光二極管或液晶顯示器元件，在手表、計算器和儀器中顯示十進制數(shù)碼，通過點亮7個線段的子集

4、就可以顯示數(shù)碼。七段譯碼器把4位BCD碼作為其輸入編碼，而把“七段碼”作為其輸出代碼。此設(shè)計就是對未用編碼1011-1111進行的討論。關(guān)鍵詞：七段譯碼器，譯碼器，顯示器引言：在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結(jié)果；另一方 面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動 器和顯示器等部分組成。碼顯示器是用來顯示數(shù)字、文字或符號的器件，現(xiàn)在已有多種不同類型的產(chǎn)品，廣泛應(yīng)用于各種數(shù)字設(shè)備中，目前數(shù)碼顯示器件正朝著小型、低功耗、平面化方向發(fā)展。數(shù)碼的顯示方式一般有三種：第一種是字

5、形重疊式，它是將不同字符的電極重疊起來，要顯示某字符，只須使相應(yīng)的電極發(fā) 亮即可，如輝光放電管、邊光顯示管等。第二種是分段式，數(shù)碼是由分布在同一平面上若干段發(fā)光的筆劃組成，如熒光數(shù)碼管等。第三種是點陣式，它由一些按一定規(guī)律排列的可發(fā)光的點陣所組成，利用光點的不同組合便可顯示不同的數(shù)碼，如場致發(fā)光記分牌。 數(shù)字顯示方式目前以分段式應(yīng)用最普遍。正文：此設(shè)計就是利用VHDL設(shè)計七段數(shù)碼管顯示譯碼電路,并在VHDL描述的測試平臺下對譯碼器進行功能仿真，給出仿真的波形。七段譯碼器的Verilog程序timescale 1ns / 1ps/ Company: / Engineer: / / Create

6、Date: 09:03:26 06/23/2012 / Design Name: / Module Name: decode_7 / Project Name: / Target Devices: / Tool versions: / Description: / Dependencies: / Revision: / Revision 0.01 - File Created/ Additional Comments: /module decode_7(a, b, c, d, en, sega, segb, segc, segd,sege,segf,segg ); input a, b, c,

7、 d, en;output reg sega, segb, segc, segd,sege,segf,segg;reg 1:7 segs;always (a or b or c or d or en) beginif (en) case (d, c, b, a)0:segs = 7'b; /01:segs = 7'b;2:segs = 7'b;3:segs = 7'b;4:segs = 7'b;5:segs = 7'b;6:segs = 7'b;7:segs = 7'b;8:segs = 7'b;9:segs = 7

8、9;b; /910:segs = 7'b0;11:segs = 7'b0;12:segs = 7'b0;13:segs = 7'b0;14:segs = 7'b0;15:segs = 7'b0;default segs = 7'bx;endcaseelse segs = 7'b0;sega, segb, segc, segd,sege,segf,segg = segs;endendmodule 譯碼器電路參考文獻：John F.Wakerly.數(shù)字設(shè)計原理與設(shè)計.機械工業(yè)出版社課程設(shè)計總結(jié)：通過這次課程設(shè)計，我對七段譯碼器有了一定

9、的了解。這個過程中，不僅是對之前所學(xué)的課本知識的檢驗，而且是對自己的能力的提升，對課本所學(xué)的一些知識也得到了總結(jié)。電子科技大學(xué)光電信息學(xué)院課程設(shè)計（論文）教師評閱表課程名稱 數(shù)字電路設(shè)計-原理與實踐 題目名稱 七段顯示譯碼器設(shè)計 學(xué) 號 24 姓 名 王殷潔 評閱標(biāo)準(zhǔn)得分教師評閱學(xué)習(xí)態(tài)度（學(xué)習(xí)態(tài)度能否認真，設(shè)計（論文）有無抄襲情況）（010分）工作量（能否很好地完成任務(wù)書規(guī)定的工作量，設(shè)計內(nèi)容是否全面）（010分）規(guī)范要求（圖形、表格、公式的表達是否清晰、正確，論文的書寫是否符合規(guī)范化要求）（015分）實際能力（能否認真閱讀教師指定的參考資料、文獻，是否能閱讀與課程設(shè)計有關(guān)的自選資料；基礎(chǔ)理論和專業(yè)知識是否扎實，能否正確運用基本理論和基本技能；能否獨立分析、解決設(shè)計問題，設(shè)計方案是否正確，有無重大原則性錯誤；文字表達能力如何，能否準(zhǔn)確地表達自己的設(shè)計思想或論文意圖）（0