EDA技術實踐七人表決器報告完美級

1、課 程 設 計 課程名稱 硬件描述語言與EDA技術 題目名稱 硬件描述語言與EDA技術實踐學生學院 材料與能源 專業(yè)班級 09微電子學(1)班 學 號 3109007468 學生姓名 鐘萬友 指導教師 陳 先 朝 2011年 12月 9日廣東工業(yè)大學課程設計任務書題目名稱硬件描述語言與EDA技術實踐學生學院材料與能源學院專業(yè)班級09微電子學(1)班姓 名鐘萬友學 號3109007468一、課程設計的內容1. 系統(tǒng)功能分析；2. 實現(xiàn)系統(tǒng)功能的方案設計；3. 編寫各功能模塊VHDL語言程序；4. 對各功能模塊進行編譯、綜合、仿真和驗證；5. 頂層文件設計；6. 整個系統(tǒng)進行編譯、綜合、仿真和驗證

2、；7. 在CPLD/FPGA實驗開發(fā)系統(tǒng)試驗箱上進行硬件驗證。二、課程設計的要求與數(shù)據(jù)1. 按所布置的題目要求，每一位學生獨立完成全過程；2. 分模塊層次化設計；3. 各功能模塊的底層文件必須用VHDL語言設計，頂層文件可用VHDL語言設計，也可以用原理圖設計。三、課程設計應完成的工作1. 所要求設計內容的全部工作；2. 按設計指導書要求提交一份報告書；3. 提交電子版的設計全部內容：工程目錄文件夾中的全部內容，報告書四、課程設計進程安排序號設計各階段內容地點起止日期1布置設計題目和要求；收集相關資料。工3317或宿舍12.52方案分析與確定；編寫VHDL源程序。工3317或宿舍12.63編寫

3、VHDL源程序；編譯、綜合、仿真、定時分析、適配。工3317或宿舍12.74下載和硬件驗證；驗收。工331712.85下載和硬件驗證；驗收；撰寫報告工331712.9678五、應收集的資料及主要參考文獻1. 陳先朝，硬件描述語言與EDA技術實踐指導書，2011年11月2. 曹昕燕等編著，EDA技術實驗與課程設計，清華大學出版社，2006年5月3. 劉欲曉等編著，EDA技術與VHDL電路開發(fā)應用實踐，電子工業(yè)出版社，2009年4月4. 劉昌華等編著，數(shù)字邏輯EDA設計與實踐：MAX+plus與Quartus雙劍合璧，國防工業(yè)出版社，2009年5. 劉江海主編，EDA技術課程設計，華中科技大學出版

4、社，2009年1月發(fā)出任務書日期： 2011年12月 5日 指導教師簽名：計劃完成日期： 2011年12月 9日 基層教學單位責任人簽章：主管院長簽章：七人表決器設計 一、設計目的1.熟悉Quartus II軟件的使用。2.熟悉七人表決器的工作原理3.熟悉EDA開發(fā)的基本流程。二、設計要求表決器就是對于一個行為，由多個人投票，如果同意的票數(shù)過半，就認為此行為可行；否則如果否決的票數(shù)過半，則認為此行為無效。七人表決器由七個人來投票，當同意的票數(shù)大于或者等于4人時，則認為同意；反之，當否決的票數(shù)大于或者等于4人時，則認為不同意。實驗中用7個撥擋開關來表示七個人，當對應的撥擋開關輸入為1時，表示此人

5、同意；否則若撥擋開關輸入為0時，則表示此人反對。表決的結果用一個LED表示，若表決的結果為同意，則LED被點亮，；否則，如果表決的結果為反對，則LED不會被點亮。同時用七段顯示數(shù)碼管來顯示贊成的人數(shù)和反對的人數(shù)。三、電路及連線設計管腳分配：實驗符號對應附錄符號管腳K1K1PIN_28K2K2PIN_29K3K3PIN_30K4K4PIN_31K5K5PIN_38K6K6PIN_39K7K7PIN_40AAPIN_141BBPIN_142CCPIN_143DDPIN_144EEPIN_147FFPIN_148GGPIN_149m_ResultSEG5PIN_190AAPIN_157BBPIN_1

6、58CCPIN_159DDPIN_160EEPIN_170FFPIN_172GGPIN_173四、使用說明本設計就是利用芯片ACEX1K系列的EP1K30QC208-3，撥擋開關模塊和LED模塊來實現(xiàn)一個簡單的七人表決器的功能。撥擋開關模塊中的sw1sw7表示七個人，當撥擋開關輸入為1時，表示對應的人投同意票，否則當撥擋開關輸入為0時，表示對應的人投反對票；LED模塊中SEG5表示七人表決的結果，當SEG5點亮時，表示一致同意，否則當SEG5熄滅時，表示一致反對。然后數(shù)碼管SEG1和SEG2分別顯示贊成，反對的人數(shù)。七個人開始投票表決統(tǒng)計同意的人數(shù)j判斷j否大于3D1_1點亮并且大板的數(shù)碼管顯

7、示P,QYND1_1熄滅并且大板的數(shù)碼管顯示E,F小板顯示統(tǒng)計結果中同意的人數(shù)五、流程圖設計六、程序設計如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY UG ISPORT(clk:IN STD_LOGIC;am:IN STD_LOGIC_VECTOR(6 DOWNTO 0); y:OUT STD_LOGIC;y1,y2:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END ENTITY UG;ARCHITECTURE one OF UG ISSIGNAL q

8、:STD_LOGIC;SIGNAL q1,q2:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(am) VARIABLE shu:INTEGER;BEGINshu:=0;IF clkEVENT AND clk=1 THENIF am(0)=1 THEN shu:=shu+1;END IF;IF am(1)=1 THEN shu:=shu+1;END IF;IF am(2)=1 THEN shu:=shu+1;END IF;IF am(3)=1 THEN shu:=shu+1;END IF;IF am(4)=1 THEN shu:=shu+1;END IF;I

9、F am(5)=1 THEN shu:=shu+1;END IF;IF am(6)=1 THEN shu:=shu+1;END IF;CASE shu ISWHEN 0 = q=0;q1=1111110;q2 q=0;q1=0110000;q2 q=0;q1=1101101;q2 q=0;q1=1111001;q2 q=1;q1=0110011;q2 q=1;q1=1011011;q2 q=1;q1=1011111;q2 q=1;q1=1110000;q2 q=Z;q1=ZZZZZZZ;q2=ZZZZZZZ; END CASE;y=q;y1=q1;y2=q2; END IF;END PROCE

10、SS;END ARCHITECTURE one;七、波形時序仿真八、波形分析當七個人am(6)、am（5）、am（4）、am（3）、am（2）、am（1）、am（0）投票結果為“1101111“，則數(shù)碼管SEG1的結果是“1011111”即顯示數(shù)字“6”，數(shù)碼管SEG2結果是“0110000”，顯示數(shù)字“1”， 此時LED燈亮，投票通過；當七個人投票結果是“0111000”，SEG1顯示“3”，SEG2顯示“4”，LED燈不亮，投票不通過。以此類推。九、管腳分配十、設計問題與解決方法 在本程序中因為是多路輸出，輸出存在時序差，產生競爭冒險現(xiàn)象，導致在時序仿真的時候輸出波形中產生“毛刺”，為了去除這些“毛刺”，加入一個時鐘信號CLK,其周期設置為20ns.十一、設計總結：通過這段時間的EDA課程設計，我更加熟練的掌握了EDA開發(fā)的基本流程，熟練的使用Quartus II軟件進行編程，在大家的努力之下，我們完成了七人表決器的相關設計，在此我要感謝我的組員和在EDA設計中給