半導體記憶體積體電路架構的介紹

1、Fuh-cheng Jong1第陸章第陸章半導體記憶半導體記憶體積體電路架構的體積體電路架構的介紹介紹Fuh-cheng Jong2半導體記憶體元件：半導體記憶體元件：記憶體可分成唯讀記憶體（記憶體可分成唯讀記憶體（Read Only Memory），簡稱），簡稱ROM，與隨機輸入記憶體（，與隨機輸入記憶體（Random Access Memory），簡稱），簡稱RAM等兩大類。等兩大類。ROM與與RAM定義最大的差別為定義最大的差別為 記憶體儲存的資料不會因為關掉電源而消失記憶體儲存的資料不會因為關掉電源而消失，稱為，稱為ROM透過半導體所製造成的記憶體稱為半導體記憶體，透過半導體所製造成的

2、記憶體稱為半導體記憶體，並不一定並不一定是數(shù)位式的記憶元件。是數(shù)位式的記憶元件。記憶體應用上：記憶體應用上：RAM大致分成：大致分成：（a）SRAM（Static RAM）：靜態(tài)記憶體）：靜態(tài)記憶體 ，儲存的資料以回授方式，有如兩個儲存的資料以回授方式，有如兩個NOT Gate彼此彼此 保持儲存資料，如第二十四頁的投影片。保持儲存資料，如第二十四頁的投影片。 （b）DRAM（Dynamic RAM）：動態(tài)記憶體）：動態(tài)記憶體，透過閘極氧化層，透過閘極氧化層，將資料儲存在電容內(nèi)部將資料儲存在電容內(nèi)部，儲儲 存在電容內(nèi)的電荷消失存在電容內(nèi)的電荷消失，必須透過不必須透過不隨著隨著斷反覆重新把電荷斷反

3、覆重新把電荷 儲存回電容內(nèi)部，如第儲存回電容內(nèi)部，如第二十二十五頁的投影片。五頁的投影片。ROM大致有：大致有：（a）Mask ROM：透過將資料碼（：透過將資料碼（Data Code）轉(zhuǎn)成光罩，再調(diào)整佈植步驟，改變不同的截止）轉(zhuǎn)成光罩，再調(diào)整佈植步驟，改變不同的截止 電壓。電壓。（b）EPROM：使用者可以寫入資料外，並且存成：使用者可以寫入資料外，並且存成ROM的形態(tài)（資料不會因為電源是否存在的形態(tài)（資料不會因為電源是否存在 ，就受影響而消失），而且資料還可以由使用者透過，就受影響而消失），而且資料還可以由使用者透過UV光的照射而消除，隨光的照射而消除，隨 後可以透過外界的電源而寫入新的資

4、料。後可以透過外界的電源而寫入新的資料。（c）EEPROM：與：與EPROM十分類似，使用者可以自行寫入資料，並且存成十分類似，使用者可以自行寫入資料，並且存成ROM的形態(tài)（資的形態(tài)（資 料不會因為電源是否存在就受影響而消失），而且資料還可以由使用者透過料不會因為電源是否存在就受影響而消失），而且資料還可以由使用者透過 外界的電源將原有的資料抹除，並再寫入新的資料，外界的電源將原有的資料抹除，並再寫入新的資料，EEPROM的晶胞是由兩的晶胞是由兩 個電晶體串接組成。個電晶體串接組成。Fuh-cheng Jong3（d）Flash EPROM：與：與EPROM十分類似，使用者可以自行寫入資料，並

5、且存成十分類似，使用者可以自行寫入資料，並且存成ROM的形態(tài)的形態(tài) ，而且資料還可以由使用者透過外界的電源將原有的資料抹除，並再寫，而且資料還可以由使用者透過外界的電源將原有的資料抹除，並再寫 入新的資料，入新的資料，F(xiàn)lash EEPROM的晶胞是由單一個電晶體組成，因此就是的晶胞是由單一個電晶體組成，因此就是 儲存電荷的電晶體所構成，它的特色就是作到比儲存電荷的電晶體所構成，它的特色就是作到比EEPROM的容量高的積的容量高的積 體電路，所以已經(jīng)幾乎完全取代體電路，所以已經(jīng)幾乎完全取代EEPROM，成為新的記憶，成為新的記憶IC，在此要特，在此要特 別提到的是它的名字別提到的是它的名字”F

6、lash”是因為抹除的速度遠比要照是因為抹除的速度遠比要照UV光的光的EPROM 快而取這個名字?？於∵@個名字。 由於由於Flash由一個電晶體組成，因此只能作由一個電晶體組成，因此只能作chip erase，無法像，無法像EEPROM 作作Byte erase。此外此外Flash容易有容易有over erase的問題！的問題！Fuh-cheng Jong4CacheCDROM、TapeFloppy DiskDisk cacheMemoryMain Memory速度快、容量低、貴速度快、容量低、貴速度慢、速度慢、容量高、容量高、便宜便宜Buffer Memory內(nèi)部記憶內(nèi)部記憶外部記憶外部記

7、憶電腦系統(tǒng)所使用的記憶體階層架構電腦系統(tǒng)所使用的記憶體階層架構Fuh-cheng Jong5Memories的架構圖的架構圖CEOEWEControllerData I/OR/W ControllerCell Array（CORE）2N 2Mbits2N條條2M條條Row Decoder122N1 2 3 2MRow address (N bits)X-DecorderD0D1D2D3D7Column address (M bits)Y-DecorderOutput BufferAddress Buffer1232N+MInput BufferSense AmplifierFuh-cheng

8、Jong6記憶體晶胞陣列結構記憶體晶胞陣列結構記憶體晶胞陣列結構大致可分成兩大類，分別如下：記憶體晶胞陣列結構大致可分成兩大類，分別如下：1. “NAND-且且”結構，優(yōu)點為晶胞的接觸點結構，優(yōu)點為晶胞的接觸點(Contact)很小，因此可以作的記憶密度最高很小，因此可以作的記憶密度最高 ，如行動硬碟或數(shù)位式相機或錄音機的記憶卡，缺點是由於且結構晶胞為串接，因，如行動硬碟或數(shù)位式相機或錄音機的記憶卡，缺點是由於且結構晶胞為串接，因 此寄生電阻也是最高，所以讀取的速度最慢，使用上，容易被設限於對速度要求不此寄生電阻也是最高，所以讀取的速度最慢，使用上，容易被設限於對速度要求不 快的產(chǎn)品。快的產(chǎn)品

9、。2. “NOR-或或”結構，優(yōu)點為寄生電阻很小，因此應用產(chǎn)品的讀取速度最快，但由於晶胞結構，優(yōu)點為寄生電阻很小，因此應用產(chǎn)品的讀取速度最快，但由於晶胞 的接觸點的接觸點(Contact)記憶密度最多，因此晶胞的面積最大，所以密度上比較不容易做記憶密度最多，因此晶胞的面積最大，所以密度上比較不容易做 大。大。一般的消費性產(chǎn)品，尤其是要求高容量的記憶體多採一般的消費性產(chǎn)品，尤其是要求高容量的記憶體多採“且且”結構，但計算機用途的產(chǎn)品結構，但計算機用途的產(chǎn)品，由其以儲存由其以儲存“字碼字碼”的產(chǎn)品多以的產(chǎn)品多以“或或”為主要的結購，如為主要的結購，如BIOS等等！Fuh-cheng Jong7Ce

10、ll Array Structure（NOR Structure）W/L0W/L1W/L2W/L3W/L4B/L0B/L1B/L2B/L3B/L4B/L5VcVcVcVcVcVcW/L5Fuh-cheng Jong8Cell Array Structure（NOR Structure）上一頁投影片的淺藍色塊就是上一頁投影片的淺藍色塊就是負載電阻負載電阻，它扮演的角色只是電阻而已，由於面積的關係，它扮演的角色只是電阻而已，由於面積的關係，常常會以空乏型的電容當成負載電阻，此時的閘極大多都與它的源極接在一起，每一，常常會以空乏型的電容當成負載電阻，此時的閘極大多都與它的源極接在一起，每一個負載電晶

11、體下面都串接著八個或更多的電晶體，這些電晶體就是所謂的晶胞；每一個個負載電晶體下面都串接著八個或更多的電晶體，這些電晶體就是所謂的晶胞；每一個晶胞都是儲存數(shù)位資料的最基本單位，例如晶胞都是儲存數(shù)位資料的最基本單位，例如 ROM或或 DRAM而言，它經(jīng)常是用單一個電而言，它經(jīng)常是用單一個電晶體或是單一個電晶體加一個電容所構成；對於晶體或是單一個電晶體加一個電容所構成；對於 SRAM而言，則是由四到六個電晶體所而言，則是由四到六個電晶體所構成，但對於最近的記憶元件而言，例如旺宏電子公司或美國超微的構成，但對於最近的記憶元件而言，例如旺宏電子公司或美國超微的 Mirror Bit，或是，或是Inte

12、l 的多階式多位元快閃晶胞而言，則表示兩個位元的多階式多位元快閃晶胞而言，則表示兩個位元！Fuh-cheng Jong9晶胞陣列與晶胞陣列與BLT(for 2bits)等的虛接地電路等的虛接地電路1BLT1BLT2BLT3BLT4Fuh-cheng Jong10VDQ3Q2Q1VIN2VIN1VOUTNOR Structure 佈局佈局VDVOUTGNDVIN1VIN2ContactVD and GND MetalPoly GateBarrier contactn+ implant regionActive regionFuh-cheng Jong11NOR Structure 佈局佈局VDV

13、DQ1Q2Q3Q5Q6Q4RSR-S 正反器正反器QQFuh-cheng Jong12NOR Structure 佈局佈局GNDVDRQ1Q4SQQQ2Q3Q5Q6Fuh-cheng Jong13Cell Array Structure（NAND Structure）W/L0W/L1W/L2W/L3W/L4B/L0B/L1B/L2B/L3B/L4VCVCVCVCVCVCW/L5W/L6W/L7B/L5Fuh-cheng Jong14NAND Structure（續(xù)（續(xù)） NAND的特色是同一條位元線（的特色是同一條位元線（BIT Line）晶胞的汲極接上一個晶胞的源極）晶胞的汲極接上一個晶胞的

14、源極，而源極接而源極接 下一個晶胞的汲極，形成若干個晶胞串接在一起下一個晶胞的汲極，形成若干個晶胞串接在一起。 由於由於NAND結構是多個晶胞串接在一起，因此串接造成的阻值很高，會造成結構是多個晶胞串接在一起，因此串接造成的阻值很高，會造成NAND的操的操 作速度不快，因此比較不適合用在求要速度的產(chǎn)品。作速度不快，因此比較不適合用在求要速度的產(chǎn)品。 晶胞的串接可以用擴散層來作，因此不用打接點（晶胞的串接可以用擴散層來作，因此不用打接點（Contact），因此有效的節(jié)省接點面積），因此有效的節(jié)省接點面積 ，因此比較容易發(fā)展成高密度的產(chǎn)品，如矽碟或記憶卡。，因此比較容易發(fā)展成高密度的產(chǎn)品，如矽碟或

15、記憶卡。VDVINLWLWFuh-cheng Jong15NAND Structure（續(xù)（續(xù)）VDQ1Q2Q3VIN2VIN1VOUTVDVOUTGNDBarrier contactVIN2VIN1VOUTPoly GateContactVD and GND Metaln+ implant regionActive regionFuh-cheng Jong16Input/Output Structure下面的電路圖是輸出與輸入端的控制電路，透過下面的電路圖是輸出與輸入端的控制電路，透過 pass gate可以作為控制輸入或輸出，這可以作為控制輸入或輸出，這兩個兩個pass gate只會導通一

16、個而已，而不會發(fā)生兩個只會導通一個而已，而不會發(fā)生兩個pass gate同時導通的問題。同時導通的問題。左圖的電路圖，您會把它劃成佈局圖嗎？左圖的電路圖，您會把它劃成佈局圖嗎？f ff ff ff fO/P DataDataI/O ControlICDUTFuh-cheng Jong17ID3ID4 VOUTSense Amplifier ID1ID3ID2ID4VG1VG2VDDVGGVSSVOUTIOUTID1 ID3 （Gate current 0）ID3 ID3 （Current mirror） Const Current SourceM4M2M3M1VOUTVDDID4 RM4Fuh

17、-cheng Jong18Sense Amplifier(續(xù)續(xù)) VDDID1ID3ID2ID4VG1VG2VGGVSSVOUTIOUTM4M2M3M1VG1 L HVOUT L H VG2加固定偏壓，例如固定加固定偏壓，例如固定1.5v，當輸，當輸入端電壓（入端電壓（VG1）電壓低於）電壓低於1.5v時，放時，放大器下面大器下面M5電晶體的電流幾乎全都來電晶體的電流幾乎全都來自自VG2，換言之，輸出端的電壓等於，換言之，輸出端的電壓等於VDD減掉跨在減掉跨在M4汲極到源極的壓差，由汲極到源極的壓差，由於於ID5 ID4，所以，所以M4的跨壓造成吃掉了的跨壓造成吃掉了大部份的大部份的VDD，因

18、此輸出成為低電位，因此輸出成為低電位Lo！同理，當同理，當VG1為高電壓時，輸出也同時為高電壓時，輸出也同時為高電壓輸出，達到把小訊號放大的效為高電壓輸出，達到把小訊號放大的效果。果。M5Fuh-cheng Jong19Redundancy Redundancy能提高記憶能提高記憶IC的良率，尤其是高容量的記憶產(chǎn)品，它可以在設計的電路過的良率，尤其是高容量的記憶產(chǎn)品，它可以在設計的電路過程中，就加入這部份的電路，基本上，它是一套後補的電路，設計成程中，就加入這部份的電路，基本上，它是一套後補的電路，設計成”行（行（Row）”或或”列（列（Column）”的型式。當只要任何一個位元壞掉的時候，可

19、以從測試機臺上面測出的型式。當只要任何一個位元壞掉的時候，可以從測試機臺上面測出損壞的位元地址，更改負責記錄損壞的位元地址，更改負責記錄Redundancy所取代的晶胞的欄或列的位置，並儲存到所取代的晶胞的欄或列的位置，並儲存到磁碟片內(nèi)（如磁碟片內(nèi)（如 SRAM或或DRAM IC的設計）或的設計）或 儲存在儲存在EEPROM晶胞內(nèi)。晶胞內(nèi)。由於取代的由於取代的redundancy是取代整條是取代整條”欄欄”或或”列列” ，因此新的位元欄（列）是由，因此新的位元欄（列）是由redundancy所取代的。所取代的。一般而言，一般而言，redundancy的數(shù)目太少，將降低良率，反之，增加的數(shù)目太少，將降低良率，反之，增加redundancy的數(shù)目固然有的數(shù)目固然有提高良率的機會，但是會造成晶片的面積增加而增加成本，所以提高良率的機會，但是會造成晶片的面積增加而增加成本，所以redundancy的數(shù)目多寡