大學(xué)計(jì)算機(jī)組成原理--第4章、存儲(chǔ)系統(tǒng)

1、1第四章、存儲(chǔ)系統(tǒng)Outlineo 存儲(chǔ)器概述o 主存儲(chǔ)器o 高速緩沖存儲(chǔ)器o 外存儲(chǔ)器o 虛擬存儲(chǔ)器o 存儲(chǔ)保護(hù)24.1 存儲(chǔ)器概述o 存儲(chǔ)器分類o 存儲(chǔ)器分級(jí)結(jié)構(gòu)o 存儲(chǔ)器的性能指標(biāo)3存儲(chǔ)器分類o 按存儲(chǔ)介質(zhì)分o 按存取方式分o 按存儲(chǔ)器的讀寫功能分o 按信息的可保存性分o 按在計(jì)算機(jī)系統(tǒng)中的作用分4按存儲(chǔ)介質(zhì)分o 半導(dǎo)體存儲(chǔ)器n雙極型存儲(chǔ)器 MOS存儲(chǔ)器 n速度快、功耗低o 磁存儲(chǔ)器n磁芯、磁帶、磁盤 n容量大，速度慢、體積大o 激光存儲(chǔ)器nCD-ROM CD-RW CD-R nDVD-ROM DVD-RW DVD-Rn便于攜帶，廉價(jià)，易于保存5按存取方式分o 隨機(jī)存儲(chǔ)器n存儲(chǔ)器中的任意

2、存儲(chǔ)單元都能隨機(jī)存取n且存取時(shí)間與物理位置無關(guān)n磁芯、半導(dǎo)體存儲(chǔ)器o 順序存儲(chǔ)器n存儲(chǔ)器存取時(shí)間與物理位置有關(guān)n磁盤、磁帶、激光存儲(chǔ)器6按讀/寫功能分o只讀存儲(chǔ)器 (ROM)n 存儲(chǔ)器內(nèi)容是預(yù)置的，固定的，無法改寫o讀/寫存儲(chǔ)器n 既能讀出也能寫入的存儲(chǔ)器n 隨機(jī)存儲(chǔ)器RAM7按信息的可保存性分o 易失性存儲(chǔ)器 Volatile Memoriesn 斷電后信息消失nSRAMnDRAMo 非易失性存儲(chǔ)器Non-Volatile Memoriesn斷電后仍能保存信息n磁存儲(chǔ)器、激光存儲(chǔ)器、NVRAM8按在計(jì)算機(jī)系統(tǒng)中的作用分o 主存儲(chǔ)器o 輔助存儲(chǔ)器o 高速緩沖存儲(chǔ)器 Cacheo 控制存儲(chǔ)器9存

3、儲(chǔ)系統(tǒng)分層結(jié)構(gòu)磁帶、光盤磁盤Cache(SRAM)主存(DRAM)CPU寄存器存儲(chǔ)速度單位成本存儲(chǔ)容量外存/輔存內(nèi)存10Outlineo 存儲(chǔ)器概述o 主存儲(chǔ)器o 高速緩沖存儲(chǔ)器o 外存儲(chǔ)器o 虛擬存儲(chǔ)器o 存儲(chǔ)保護(hù)114.2 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器12主存儲(chǔ)器特征o 由半導(dǎo)體MOS存儲(chǔ)器組成o 存儲(chǔ)單元：字存儲(chǔ)單元，字節(jié)存儲(chǔ)單元o 按地址進(jìn)行訪問 字地址，字節(jié)地址o 屬于隨機(jī)訪問存儲(chǔ)器o 主存空間包含讀/寫存儲(chǔ)空間和只讀存儲(chǔ)空間132 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連

4、接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器14隨機(jī)存取存儲(chǔ)器（Random Access Memory）o 靜態(tài)MOS存儲(chǔ)器n SRAMo 動(dòng)態(tài)MOS存儲(chǔ)器n DRAMMOS: Metal Oxide Semiconductor 15三極管的特性ici bRbi cBECUccib0icmax16三極管的特性o 截止?fàn)顟B(tài)： UB 、ib、 ic為0，Uc 高o 放大狀態(tài)： ib、 ic為線性放大關(guān)系o 飽和狀態(tài)： UB 、ib、 ic為高，Uc 接近0i bRbi cBECUcc17六管SRAM存儲(chǔ)器(SRAM Cell)Vss(0V)T4T3T1T2T7T8T5T6VDD(5V)I/OO/IY地址

5、譯碼線X地址譯碼線oT1 T2 工作管oT3 T4負(fù)載管oT5 T6 X向門控管oT7 T8 Y向門控管18六管SRAM存儲(chǔ)器兩種狀態(tài)T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址譯碼線I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABX地址譯碼線I/OT4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址譯碼線I/OABX地址譯碼線I/O19六管SRAM存儲(chǔ)器讀操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)YX地址譯碼線I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABDDI/O20六管SRAM存儲(chǔ)器寫操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)

6、I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABDX地址譯碼線Y地址譯碼線DI/O21位存儲(chǔ)體封裝X地址譯碼線DDY地址譯碼線Xo X為行選擇線o D為數(shù)據(jù)輸出口o 位存儲(chǔ)體的行選擇線選中方能讀出或者寫入數(shù)據(jù)22X0Y0D位存儲(chǔ)體DXX1X2X3Y1存儲(chǔ)矩陣D位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DX2364x64 存儲(chǔ)矩陣I/O電路存儲(chǔ)矩陣64644096X0X1X630,01,063,0Y00,11,163,1Y10,631,6363,63Y63244k*4位存儲(chǔ)體X0 X63 X1 64*64Y0 Y63 64*64Y0 Y63 64*64Y0

7、 Y63 D0 D1 D2 D364*64Y0 Y63 254k*4位存儲(chǔ)體Y0 Y63X0 X63 X1 26地址譯碼器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y73:8譯碼器 OE A2 A1 A000000000001001000000100100000010001100001000A2A1A0Y7Y6Y5Y4Y3Y2Y1Y01000001000010100100001 01100100000011110000000A2A1A0Y7Y6Y6Y4Y3Y2Y1Y027各種譯碼器o 1-2譯碼器o 2-4譯碼器o 3-8譯碼器o 4-16譯碼器3-8譯碼Y7Y2Y1Y0OE#28單譯碼方式

8、Byte 2Byte 2n-1Byte 1Byte 0N路路譯譯碼碼電電路路N位位地地址址輸輸入入N位地址，尋址位地址，尋址2n個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元，2n根譯碼線根譯碼線29雙譯碼方式N位地址，位地址，尋址尋址2n個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元2*2n/2根譯碼線根譯碼線0n0102031012131nn0n1n2nnY 地 址 譯 碼X地址譯碼30X0X1存儲(chǔ)單元陣列存儲(chǔ)單元陣列存儲(chǔ)單元陣列X向驅(qū)動(dòng)器I/O電路n位X向地址DBUS靜態(tài)存儲(chǔ)器芯片結(jié)構(gòu)控制電路RD WR CSX向地址譯碼器Y0Y1m位Y向地址Y向地址譯碼器Y向驅(qū)動(dòng)器31驅(qū)動(dòng)器與I/O電路o 驅(qū)動(dòng)器n一條選擇線帶很多存儲(chǔ)位時(shí)負(fù)載過大n在地

9、址譯碼器輸出端增加驅(qū)動(dòng)電路n保證每一個(gè)存儲(chǔ)位都能正常工作。o I/O電路n存儲(chǔ)體與數(shù)據(jù)總線之間的電路n讀出時(shí)具有放大信號(hào)的作用322114引腳圖(1Kx4)A6A5A4A3A0A1A2CSGND123456789181716151413121110VCCA7A8A9I/O1I/O2I/O3I/O4WE2114A6o 地址線o 數(shù)據(jù)線o 讀寫控制線o 片選線o 電源線o 地線33行選擇輸入數(shù)據(jù)控制VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4A0A1A2A9CSWE&6464存儲(chǔ)矩陣列I/O電路列選擇34單管DRAM存儲(chǔ)器及讀過程Vss(0V)T1DX地址譯碼線C電

10、容用于存儲(chǔ)電電容用于存儲(chǔ)電荷，有電荷代表荷，有電荷代表1，否則代表，否則代表0I/OY地址譯碼線T235單管DRAM存儲(chǔ)器寫過程Vss(0V)T1DX地址譯碼線C電容用于存儲(chǔ)電電容用于存儲(chǔ)電荷，有電荷代表荷，有電荷代表1，否則代表，否則代表0I/OY地址譯碼線T236DRAM 刷新相關(guān)概念o DRAM靠電容電荷存儲(chǔ)信息。電容電荷容易泄漏，需定期補(bǔ)充電荷以保持信息不變，補(bǔ)充電荷的過程稱為刷新過程o 泄漏完畢之前如不能補(bǔ)充電荷，存儲(chǔ)信息發(fā)生丟失，信息存儲(chǔ)到信息泄漏完畢之間必須完成刷新過程，稱為最大刷新周期，o 從上一次對(duì)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束所需要的時(shí)間稱為刷新周期，刷新一塊芯

11、片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。37DRAM 刷新放大器刷新放大器Vss(0V)T1DX地址譯碼線CI/OY地址譯碼線T2T4T3T1T2TSVDD(5V)PS預(yù)置脈沖預(yù)置脈沖PSPSX / Y / RD有效數(shù)據(jù)I/OABA放大器38DRAM 陣列陣列VDD(5V)VDD(5V)X0X1XiY0YiI/O392116引腳圖（16Kx1）o 地址線o 數(shù)據(jù)線o 讀寫控制線o RAS CASo 電源線o 地線 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VSS DOUT A6 A3 A4 A5 VCC 2116 VBB DIN WE RAS A0 A1 A

12、2 VDD CAS 402116 存儲(chǔ)單元32x128存儲(chǔ)單元128輸出放大器32x128存儲(chǔ)單元64條選擇線譯碼器（X）32x128存儲(chǔ)單元128輸出放大器32x128存儲(chǔ)單元64條選擇線譯碼器（X）128條列選擇線譯碼器（Y）41DRAM的刷新o 集中式o 分散式o 異步式42集中刷新方式RW刷新2刷新1RW128RWRW刷新間隔2ms讀寫/維持刷新過程/ 死區(qū)500ns500ns2ms內(nèi)集中安排所有刷新周期。用在實(shí)時(shí)要求不高的場(chǎng)合。43分散刷新方式RW刷新2刷新1RW128RWRW刷新間隔2ms500ns500ns存儲(chǔ)周期各刷新周期分散安排在存取周期中。用在低速系統(tǒng)中44異步刷新方式RW

13、刷新1RWRW15.5微秒500nsRW128RW各刷新周期分散安排在2ms內(nèi)每隔一段時(shí)間刷新一行。每隔15.5微秒提一次刷新請(qǐng)求，刷新一行；2毫秒內(nèi)刷新完所有行用在大多數(shù)計(jì)算機(jī)中。2ms128行15.5 微秒15.5微秒500ns45刷新的幾點(diǎn)說明o 不同材料、生產(chǎn)工藝的動(dòng)態(tài)存儲(chǔ)器刷新周期不同，常見的有2ms 、4ms、 8ms，刷新時(shí)間間隔不能超過刷新周期。o 存儲(chǔ)體采用雙譯碼的行、列結(jié)構(gòu)，刷新是按照行進(jìn)行的。o 刷新地址是由專門器件- 刷新地址計(jì)數(shù)器給出。464.2 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器47只讀存儲(chǔ)器

14、(ROM)o 掩模式只讀存儲(chǔ)器（MROM）o 一次編程只讀存儲(chǔ)器（PROM）o 多次編程只讀存儲(chǔ)器（EPROM, EEPROM）48只讀存儲(chǔ)器VCCXSDT149只讀存儲(chǔ)器陣列行地址譯碼器A3A2A1A0X0X1X2X3Y0Y1Y2Y3輸出片選VCC431列地址譯碼器5250熔絲式ROM(PROM)XSDT151N基片源極- - - - - - -漏極電極導(dǎo)體(a) 單元結(jié)構(gòu)浮置柵二氧化硅可擦寫ROMEPROM(b) 電路結(jié)構(gòu)52(a) MOS晶體管結(jié)構(gòu)源極柵極- - - - - - -漏極電極導(dǎo)體二氧化硅N基片(c) EPROM晶體管結(jié)構(gòu)浮置柵- - - - - - -N基片(b) MOS晶

15、體管導(dǎo)通狀態(tài)+5VVddVss- - - - - - - - - - - - - - - - - - - -+ + +N基片(d) EPROM晶體管導(dǎo)通狀態(tài)+25V0V擊穿電流- - - - - - - - - - - - - - - - - - - - - -+ + + + +N基片MOS管與EPROM的兩種狀態(tài)53EPROMo 高壓寫入 紫外線光照擦除54編程器55紫外線擦除器56基片源極- - - - - - -漏極電極導(dǎo)體二氧化硅控制柵極電可擦寫ROMEEPROMElectrically Erasable Programmable ROM 57易失性半導(dǎo)體存儲(chǔ)器 VOLATILEoSR

16、AMoDRAMnFPM DRAM (Fast Page Mode RAM)nEDO DRAM (Enhanced Data Out DRAM)nSDRAM (Synchronous DRAM)oPC66 PC100 PC133 168 pinnDDR SDRAM (double data rate synch. DRAM)oPC1600 PC2100 PC2700 PC3200 184/240 pinoDDR200 DDR266 DDR333 DDR400nRDRAM (Rambus DRAM)58非易失性半導(dǎo)體存儲(chǔ)器 NON-VOLATILEo ROM (read only memory)o

17、 PROM (Programmable ROM)o EPROM (Erasable PROM)o EEPROM (Electrically Erasable PROM)o NVRAM (Non-volatileRAM)o BRAM (Battery-backup RAM)o FERAM (FerroelectricRAM)o MRAM (Magnetoresistive RAM)594.2 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器60新型存儲(chǔ)器o NVRAMo Flash Memory61NVRAMo 非易失性存儲(chǔ)器o SRA

18、M、微電池、電源檢測(cè)、切換開關(guān)集成o 寫數(shù)據(jù)時(shí)間短，適合存放實(shí)施采集的重要數(shù)據(jù)。62閃速存儲(chǔ)器 Flash Memoryo 在不加電的情況下可長(zhǎng)期保持存儲(chǔ)的信息。本質(zhì)上屬于EEPROM，既有ROM的特點(diǎn)，又有很高的存取速度，而且易于擦除和重寫，功耗很小。o 存放BIOS，升級(jí)方便634.2 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器64主存儲(chǔ)器與CPU的連接o 地址線的連接o 數(shù)據(jù)線的連接o 控制信號(hào)線的連接o 存儲(chǔ)擴(kuò)展65主存儲(chǔ)器與CPU的連接D0,D1WE A CS2K2D0D1A10-0MREQ#R/W#CPUD1D066

19、存儲(chǔ)器擴(kuò)展o 字長(zhǎng)擴(kuò)展(數(shù)據(jù)總線擴(kuò)展)n 各芯片并行工作o 字?jǐn)?shù)擴(kuò)展(地址總線擴(kuò)展)n 同一時(shí)刻僅一芯片工作67字長(zhǎng)(位)擴(kuò)展（DBUS）2Kx2 - 2Kx8A10-0D1 D0D7D6A10-0MREQ#R/W#CPUD7D0一個(gè)存儲(chǔ)系統(tǒng)容量為 N位，若使用k位的芯片，k32Kx8A14-13A12-02-4譯碼ramsel4ramsel2ramsel1ramsel0OE#D7D0D7D0D7D0D7D0一個(gè)存儲(chǔ)系統(tǒng)容量為 M，若使用容量l的芯片，l 32Kx32112-4譯碼100100A14-13A12-0A12-0OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0

20、D31D0WE A CS8Kx84片DWE A CS8Kx84片DWE A CS8Kx84片DWE A CS8Kx84片D一個(gè)存儲(chǔ)系統(tǒng)容量為 M*N位，若使用l*k位的芯片，lM,kN，共需要（M/l）*(N/k)個(gè)芯片70芯片表示的主存空間8位12342048個(gè)存儲(chǔ)單元D7D6D1D08位8K8K8K8K1234D7D6D1D0地址01232767AddressAddress71各芯片地址范圍8位8K8K8K8K1234D7D6D1D0A14A13A12A00 0 0 0 .00 0 1 1 .10 1 0 0 .00 1 1 1 .11 0 0 0 .01 0 1 1 .11 1 0 0

21、.01 1 1 1 .172例例1 1 設(shè)有32片256K1位的SRAM芯片(1) 采用位擴(kuò)展方法可構(gòu)成多大容量的存儲(chǔ)器？(2) 該存儲(chǔ)器需要多少字節(jié)地址位？(3) 畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接 口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：256K*1位SRAM芯片包含18根地址線 (1)32片256K1位的SRAM芯片可構(gòu)成256K32位的存儲(chǔ)器。 (2)如采用32位字編址方式，則需要18條地址線，因?yàn)?18=256K Word。 如果采用的字節(jié)編址方式，則需要20條地址線，因?yàn)?20=1024K byte。73A17-0D31D2D1D0WE A CS2

22、56K1DWE A CS256K1DWE A CS256K1DWE A CS256K1DA17-0MREQ#R/W#CPUD31D074例例2 2 設(shè)有若干片256K8位的SRAM芯片，問：(1) 采用字?jǐn)U展方法構(gòu)成2048KB存儲(chǔ)器需多少片SRAM芯片？(2) 該存儲(chǔ)器需要多少字節(jié)地址位？(3) 畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào) 有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：256K*8位SRAM芯片包含18根地址線 (1) 該存儲(chǔ)器需要2048K/256K = 8片SRAM芯片； (2) 需要21條地址線，因?yàn)?21=2048K，其中高3 位經(jīng)過譯碼器輸出后用

23、于芯片選擇,低18位 作為每個(gè)存儲(chǔ)器芯片的地址輸入。 (3) 該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下。75A20-18A17-0111譯碼器010001000OE#D7D0WE A CS256K8DWE A CS256K8DWE A CS256K8DWE A CS256K8DA20-0MREQ#R/W#CPUD7D0D7D0D7D0D7D076例例3 3 設(shè)有若干片256K8位的SRAM芯片，問：(1) 如何構(gòu)成2048K32位的存儲(chǔ)器？(2) 需要多少片RAM芯片？(3) 該存儲(chǔ)器需要多少字節(jié)地址位？(4) 畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào) 有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MRE

24、Q#和R/W#。解：256K*8位SRAM芯片包含18根地址線 (1)采用字位擴(kuò)展的方法。 (2)需要(2048/256)x(32/8）=32片SRAM芯片。 (3)2048 K x 32bit=221 x 4 byte=223 byte 故需要23根地址線77o 首先進(jìn)行位擴(kuò)展，構(gòu)成32bit需要4片256K*8bit芯片，4片構(gòu)成一組。o 按照新構(gòu)成的存儲(chǔ)組進(jìn)行字?jǐn)U展，需要2048/256=8組o 字?jǐn)U展中的各個(gè)部件串行工作，需要片選，利用3-8譯碼器進(jìn)行片選即可。78A20-18A17-0ramsel7譯碼器ramsel2ramsel1ramsel0OE#D31D0D31D0D31D0D

25、31D0WE A CS256Kx84片DWE A CS256Kx84片DWE A CS256Kx84片DWE A CS256Kx84片DA20-0MREQ#R/W#CPUD31D079o例4 某計(jì)算機(jī)的主存地址空間中，從地址0 x0000到3FFF為ROM存儲(chǔ)區(qū)域，從0 x4000到0 x5FFF為保留地址區(qū)域，暫時(shí)不用，從0 x6000到0 xFFFF為RAM地址區(qū)域。RAM的控制信號(hào)為CS#和WE#，CPU的地址線為A15A0，數(shù)據(jù)線為8位的線路D7D0，控制信號(hào)有讀寫控制R/W#和訪存請(qǐng)求MREQ#，要求：(1)如果ROM和RAM存儲(chǔ)器芯片都采用8K1的芯片，試畫出存 儲(chǔ)器與CPU的連接

26、圖。(2)如果ROM存儲(chǔ)器芯片采用8K8的芯片，RAM存儲(chǔ)器芯片采 用4K8的芯片，試畫出存儲(chǔ)器與CPU的連接圖。(3)如果ROM存儲(chǔ)器芯片采用16K8的芯片，RAM存儲(chǔ)器芯片 采用4K8的芯片，試畫出存儲(chǔ)器與CPU的連接圖80解：8KB的存儲(chǔ)區(qū)域可以用8片存儲(chǔ)器芯片構(gòu)成一組實(shí)現(xiàn)。8K1的存儲(chǔ)器芯片的地址線需要13條，即A120。o 0 x0000到0 x3FFF為ROM存儲(chǔ)區(qū)域，從0 x4000到0 x5FFF為保留地址區(qū)域，暫時(shí)不用，從0 x6000到0 xFFFF為RAM地址區(qū)域。o CPU 訪問00 xFFFF的地址空間需要地址線16根，為A15A0，數(shù)據(jù)線為8位的線路D7D08111

27、1111111111110000000000000000000 x0000 0 x3FFF 16K0 x0000 0 x3FFF 16K* *8 ROM 8 ROM 0 x40000 x5FFF 8K0 x40000 x5FFF 8K* *8 RESERVED 8 RESERVED 0 x6000 0 xFFFF 40K0 x6000 0 xFFFF 40K* *8 RAM8 RAM111111111111101000000000000000101111111111111111000000000000011082A15-13A12-0111譯碼器011001000OE#D7D0D7D0D7D0

28、D7D0WE A CS8Kx18片ROMDWE A CS8Kx18片RAMDWE A CS8Kx18片RAMDWE A CS8Kx18片ROMDA15-0MREQ#R/W#CPUD7D01、ROM和RAM采用8K1的芯片83A11-0A11-0A15-13A12-0D7D0D7D0D7D0D7D0WE A CS8Kx81片ROMD WE A CS8Kx81片ROMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDA15-0A12MREQ#CPUD7D0R/W#2、RAM采用4K8位的芯片111譯碼器0110

29、01000OE#84A11-0A11-0A15-13A12-0D7D0D7D0D7D0WE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDA15-0A12MREQ#CPUD7D0R/W#3、ROM采用16K8位的芯片WE A CS16Kx81片ROMDA13-0111譯碼器011001000OE#1854.2 主存儲(chǔ)器o 基本概念o 隨機(jī)存儲(chǔ)器o 只讀存儲(chǔ)器o 主存儲(chǔ)器與CPU的連接o 幾種新型存儲(chǔ)器o 高速主存儲(chǔ)器86高速存儲(chǔ)器oCPU與存儲(chǔ)器之間的速度無法匹配o解決之道n 采用高速器件提高速度n 增加字長(zhǎng)，

30、在每個(gè)存儲(chǔ)周期中存取多個(gè)字n 采用雙端口存儲(chǔ)器n 將主存劃分為多個(gè)模塊，多模塊并行n 增加Cache871、增強(qiáng)型、增強(qiáng)型DRAM （EDRAM）它是在普通DRAM芯片中增加了一小容量的SRAM Cache2同步同步DRAM（SDRAM）。）。 普通DRAM CPU訪問的過程是先給出要訪問單元的地址和控制信號(hào)（R/W），經(jīng)過一段延遲時(shí)間（存取時(shí)間）向DRAM寫入數(shù)據(jù)或從DRAM中讀出數(shù)據(jù)。在這一段延遲時(shí)間內(nèi)，CPU只能等待。SDRAM與CPU的數(shù)據(jù)交換時(shí)鐘信號(hào)同步，且以處理器/主存總線的最高速度運(yùn)行，不需要等待時(shí)間。3DDR SDRAM DDR (Double Data Rate) SDRAM

31、。利用時(shí)鐘周期的上沿和下沿分別進(jìn)行兩次數(shù)據(jù)傳輸，從而實(shí)現(xiàn)雙倍數(shù)據(jù)傳輸速率高速器件884Rambus DRAM (RDRAM)o Intel在1996年提出。是一種全新的內(nèi)存規(guī)范。主要是為服務(wù)器和工作站領(lǐng)域的應(yīng)用而研制的。它利用時(shí)鐘信號(hào)的上沿和下沿傳輸數(shù)據(jù)，每時(shí)鐘周期傳輸2 bit數(shù)據(jù)。因此在時(shí)鐘頻率為400MHZ時(shí)，其數(shù)據(jù)傳輸率達(dá)到800Mbit/s。o 與傳統(tǒng)的DRAM采用RAS,CAS,WE和CE控制絕然不同。 89l采用高速器件提高速度；l增加字長(zhǎng)，在每個(gè)存儲(chǔ)周期中存取多個(gè)字。l采用雙端口存儲(chǔ)器；l將主存劃分為多個(gè)模塊，多模塊并行l(wèi)增加Cache；90雙端口存儲(chǔ)器o 具有兩組相互獨(dú)立的讀

32、寫控制線路的存儲(chǔ)器o 兩組讀寫控制線路可以并行操作o 當(dāng)兩個(gè)端口地址不相同，無沖突，可以并行存取o 端口地址相同，發(fā)生讀寫沖突，無法并行存取存儲(chǔ)體(A0-10)L(D0-15)LBUSYLR/WL(A0-10)R(D0-15)RBUSYRR/WR91l增加Cache；l采用高速器件提高速度；l增加字長(zhǎng)，在每個(gè)存儲(chǔ)周期中存取多個(gè)字。l采用雙端口存儲(chǔ)器；l將主存劃分為多個(gè)模塊，多模塊并行92各芯片地址范圍8位8K8K8K8K1234D7D6D1D0A14A13A12A00 0 0 0 .00 0 1 1 .10 1 0 0 .00 1 1 1 .11 0 0 0 .01 0 1 1 .11 1 0

33、 0 .01 1 1 1 .193多模塊順序存儲(chǔ)器內(nèi)存地址模塊2bit067123458141591011121316222317181920212430312526272829字3bitM0M1M2M3數(shù)據(jù)總線 順序方式o 擴(kuò)充容量方便o 故障隔離o 模塊串行工作o 帶寬受限94多模塊交叉存儲(chǔ)器024284812162012529591317212263061014182232731711151923內(nèi)存地址模塊2bit字3bitM0M1M2M3數(shù)據(jù)總線交叉方式模塊并行工作，CPU比存儲(chǔ)器要快，能同時(shí)取出多條指令或者數(shù)據(jù)，可以大大提高機(jī)器的運(yùn)行速度以及存儲(chǔ)帶寬95順序編址與交叉編址內(nèi)存地址模

34、塊2bit067123458141591011121316222317181920212430312526272829024284812162012529591317212263061014182232731711151923字3bitM0M1M2M3內(nèi)存地址模塊2bit字3bitM0M1M2M3數(shù)據(jù)總線數(shù)據(jù)總線 順序方式交叉方式96交叉存儲(chǔ)器結(jié)構(gòu) AR3 M3 DR3 AR2 M2 DR2 AR1 M1 DR1 AR0 M0 DR0 三 態(tài) 緩 沖 模塊內(nèi)地址 模塊地址 譯碼器 鎖 存 CPU R/W DB AB R/W CS CS 清 0 Y3 Y2 Y1 Y0 97流水方式存取示意圖M0

35、TM1M2M3M0o T = mo m = T/ 交叉存取度連續(xù)讀取n個(gè)字的時(shí)間o t1=T+(n-1) o t2=nTT: 模塊存取周期 總線傳輸周期 m: 存儲(chǔ)器交叉模塊數(shù)時(shí)間字t1t298Outlineo 存儲(chǔ)器概述o 主存儲(chǔ)器o 高速緩沖存儲(chǔ)器o 外存儲(chǔ)器o 虛擬存儲(chǔ)器o 存儲(chǔ)保護(hù)994.3 高速緩沖存儲(chǔ)器o Cache基本原理o 相聯(lián)存儲(chǔ)器o 主存與Cache的地址映射o 替換策略與寫操作策略o Cache實(shí)際應(yīng)用100程序局部性o程序局部性的實(shí)質(zhì)是程序在某段時(shí)間內(nèi)僅需要訪問內(nèi)存很小一部分空間。101cache基本思想o 在處理器附近增加一個(gè)小容量快速存儲(chǔ)器(cache)o Cach

36、e中存放內(nèi)存中經(jīng)常被訪問的數(shù)據(jù)o 當(dāng)程序訪問內(nèi)存時(shí)，我們希望被訪問數(shù)據(jù)存放在cache中o 如何使得經(jīng)常訪問的數(shù)據(jù)存放在Cache中,Cache調(diào)度算法102Key Problemso 如何判斷一個(gè)數(shù)據(jù)在cache中n數(shù)據(jù)查找 Data Identificationo 如需訪問的數(shù)據(jù)在cache中，存放在什么地方n地址映射 Address Mappingo Cache滿了以后如何處理n替換策略 Placement Policyo 如何保證cache與memory的一致性n寫入策略 Write Policy103Cache命中率o Nc表示Cache完成存取訪問的總次數(shù)o Nm表示主存完成存取訪

37、問的總次數(shù)o Cache命中率h h=Nc /(Nc+Nm)o tc表示命中Cache時(shí)的訪問時(shí)間o tm表示命中主存時(shí)的訪問時(shí)間o ta平均訪問時(shí)間 ta=htc +(1-h)tm104Cache命中率 ta=htc +(1-h)tmp影響命中率的幾個(gè)因素n 程序行為（局部性）n cache容量n 組織方式n 塊大小有關(guān)1054.3 高速緩沖存儲(chǔ)器o Cache基本原理o 相聯(lián)存儲(chǔ)器o 主存與Cache的地址映射o 替換策略與寫操作策略o Cache實(shí)際應(yīng)用106Key Problemso 如何判斷一個(gè)數(shù)據(jù)在cache中n數(shù)據(jù)查找 Data Identificationo 如需訪問的數(shù)據(jù)在c

38、ache中，存放在什么地方n地址映射 Address Mappingo Cache滿了以后如何處理n替換策略 Placement Policyo 如何保證cache與memory的一致性n寫入策略 Write Policy107相聯(lián)存儲(chǔ)器 associative memory o 按內(nèi)容進(jìn)行訪問的存儲(chǔ)器物理地址工號(hào)姓名出生年月工資數(shù)N 001張三1976/74000N+1021李四1978/92000N+2023郝五1977/63000主存塊號(hào)Cache地址001000010000210000101002300001001o（Key,DATA） 將所存內(nèi)容的一部分作為檢索項(xiàng)（關(guān)鍵字）去檢索存儲(chǔ)

39、器，并將存儲(chǔ)器中與檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭?，?jiǎn)單的說，可以用存儲(chǔ)內(nèi)容作為地址訪問的存儲(chǔ)器稱為相聯(lián)存儲(chǔ)器108相聯(lián)存儲(chǔ)器框圖比較線路譯碼選擇電路代碼寄存器符合寄存器12m3檢索寄存器屏蔽寄存器存儲(chǔ)體109相聯(lián)存儲(chǔ)器的應(yīng)用o 虛擬存儲(chǔ)器中存放段表、頁表o 高速緩沖存儲(chǔ)器中用于存放塊表n cache的塊地址,主存塊地址對(duì)應(yīng)表110cache基本組織方式o cache由速度較快的SRAM構(gòu)成o cache與主存之間以數(shù)據(jù)塊為單位交換數(shù)據(jù)o cache分為若干數(shù)據(jù)塊，塊大小固定o 每個(gè)數(shù)據(jù)塊包括若干字節(jié)o 相聯(lián)存儲(chǔ)器存放已調(diào)入cache的數(shù)據(jù)塊地址o 故相聯(lián)存儲(chǔ)器的字?jǐn)?shù)與cache塊數(shù)相等

40、o cpu給出的地址如與相聯(lián)存儲(chǔ)器中某個(gè)單元相同，表示數(shù)據(jù)命中，否則缺失111cache結(jié)構(gòu)原理圖相聯(lián)存儲(chǔ)器快存地址總線Cache數(shù)據(jù)總線CPU主存命中未命中管理邏輯112cache系統(tǒng)讀過程oCPU給出內(nèi)存地址o利用該地址為關(guān)鍵字查找相聯(lián)存儲(chǔ)器o如命中表明數(shù)據(jù)在cache中，訪問cache讀出數(shù)據(jù)o否則表示數(shù)據(jù)缺失直接訪問主存o同時(shí)將數(shù)據(jù)調(diào)入cacheo更新相聯(lián)存儲(chǔ)器，記錄當(dāng)前數(shù)據(jù)塊地址n便于下次訪問113cache系統(tǒng)寫過程o CPU給出內(nèi)存地址o 利用該地址為關(guān)鍵字查找相聯(lián)存儲(chǔ)器o 如命中表明數(shù)據(jù)在cache中，將數(shù)據(jù)寫入cacheo 如未命中將數(shù)據(jù)寫入cache，如cache已滿，需要

41、淘汰相關(guān)數(shù)據(jù)出cacheo 最后根據(jù)不同寫操作策略決定是否寫入主存114Key Problemso 如何判斷一個(gè)數(shù)據(jù)在cache中n數(shù)據(jù)查找 Data Identificationo 如需訪問的數(shù)據(jù)在cache中，存放在什么地方o 地址映射 Address Mappingo Cache滿了以后如何處理n替換策略 Placement Policyo 如何保證cache與memory的一致性n寫入策略 Write Policy115塊地址與塊內(nèi)地址11位4位主存8位4位CacheA11 A10塊地址A14 A13 A3 A2 A1 A0塊地址A5 A4A3 A2 A1 A0A5 A4塊內(nèi)地址塊內(nèi)地

42、址相聯(lián)存儲(chǔ)器包含多少個(gè)存儲(chǔ)單元？1164.3 高速緩沖存儲(chǔ)器o Cache基本原理o 相聯(lián)存儲(chǔ)器o 主存與Cache的地址映射o 替換策略與寫操作策略o Cache實(shí)際應(yīng)用117主存與cache的地址映射第0塊第0塊第1塊第n-1塊第m-1塊L0L1Ln-1Cache主存 如何進(jìn)行地址映射?118主存與cache地址映射關(guān)系o 利用某種方法或者規(guī)則將主存塊定位到cache，稱為地址映射 直接相聯(lián) (direct mapped) 全相聯(lián) (fully-associated) 組相聯(lián) (set-associated)119第0塊Cache直接相聯(lián)映射第0塊第0區(qū)第m區(qū)第1塊第n-1塊第n塊第n+1

43、塊第2n-1塊第2n塊第3n-1塊第mn塊第mn+1塊第mn+2塊第(m+1)n-1塊Tag0Tag1Tagn-1Cache主存第1區(qū)第2區(qū)主存分割成若干個(gè)與cache大小相同的區(qū)Cache塊號(hào)i, 共n塊，主存塊號(hào)ji=j mod n1208位4位A11 A10A3 A2 A1 A0A5 A4區(qū)地址塊地址塊內(nèi)地址A14 A14 A123位第0塊第0塊第0區(qū)第m區(qū)第1塊第n-1塊第n塊第n+1塊第2n-1塊第2n塊第3n-1塊第mn塊第mn+1塊第mn+2塊第(m+1)n-1塊Tag0Tag1Tagn-1Cache主存第1區(qū)第2區(qū)121第0塊Cache直接相聯(lián)映射第0塊第0區(qū)第m區(qū)第1塊第n-

44、1塊第n塊第n+1塊第2n-1塊第2n塊第3n-1塊第mn塊第mn+1塊第mn+2塊第(m+1)n-1塊Tag0Tag1Tagn-1Cache主存第1區(qū)第2區(qū)主存分割成若干個(gè)與cache大小相同的區(qū)塊號(hào)區(qū)號(hào)字地址比較器比較器&命中未命中122應(yīng)用場(chǎng)合o 塊映射速度快，一對(duì)一映射，無須查表o cache容易沖突，cache利用率低o 命中率低o 相應(yīng)的淘汰算法簡(jiǎn)單123Cache全相聯(lián)映射第0塊第0塊第1塊第n-1塊L0L1Ln-1Cache主存主存中任何一塊均可定位于Cache中的任意一塊,可提高命中率，但是硬件開銷增加124Cache全相聯(lián)映射第0塊第0塊第1塊第n-1塊L0L1Ln

45、-1塊表主存塊號(hào)字地址&命中未命中Cache比較器比較器125cache全相聯(lián)映射地址變換相聯(lián)存儲(chǔ)器主存塊號(hào)Cache塊號(hào)塊號(hào)比較快存主存主存地址未命中塊表命中Cache地址主存塊號(hào)CPU塊內(nèi)地址塊內(nèi)地址126應(yīng)用場(chǎng)合o 可靈活的進(jìn)行塊的映射，一對(duì)多映射o cache全部裝滿后才會(huì)出現(xiàn)塊沖突o 塊沖突的概率低，cache利用率高o 命中率高o 相應(yīng)的淘汰算法復(fù)雜127第0塊Cache組相聯(lián)映射第0組第0塊第1塊第n塊第n+1塊2n2n第2n+1塊第(m+1)n-1塊L0L1Cache主存第1組組0組1第0區(qū)第2組第3組第1區(qū)第m區(qū)Cache分u組，每組n塊主存塊組號(hào)j，塊號(hào)k，j=k/

46、n 主存對(duì)應(yīng)cache組號(hào)q, 主存分割成若干個(gè)與cache大小相同的區(qū),Cache再分割成若干組q=j mod u128 區(qū)地址 組地址 塊地址 塊內(nèi)地址 3 位 1 位 7 位 4 位 塊地址 塊內(nèi)地址 1 位 7 位 4 位 主存地址 Cache 地址 組地址 o 組地址直接映射（快速定位相聯(lián)存儲(chǔ)器）o 塊地址全相聯(lián)映射（提高cache命中率）129 比較 Cache 地址 快存 主存 區(qū)地址 組地址 塊地址 塊內(nèi)地址 組地址 塊地址 塊內(nèi)地址 主存地址 未命中 塊表 命中 Cache 塊號(hào) 主存塊號(hào) 主存區(qū)號(hào) 組號(hào) Cache組相聯(lián)映射地址變換130應(yīng)用場(chǎng)合o 容量小的cache可采用

47、全相聯(lián)映射方式或者組相聯(lián)映射方式n Pentium CPU L1 L2 cacheo 容量大的可采用直接映射方式。這種方式查找速度快，但命中率相對(duì)前者低，但cache容量大可提高命中率n 塊設(shè)備緩存131Cache直接相聯(lián)映射載入過程222622261641618載入載入命中命中載入載入命中替換t22222222262626262222262622222626222216162626222226262222161622221616012345674 416161818132Cache全相聯(lián)映射載入過程222622261641618載入載入命中命中載入載入命中載入t222222222626222

48、2262622222626222226262222262616162222262616164 41616262616164 41616012345674 41818133Cache組相聯(lián)映射載入過程222622261641618載入載入命中命中載入載入命中載入t2222222226262626222226262222262622222626161622222626161622224 42626161622224 41616012345674 418181344.3 高速緩沖存儲(chǔ)器o Cache基本原理o 相聯(lián)存儲(chǔ)器o 主存與Cache的地址映射o 替換策略與寫操作策略o Cache實(shí)際應(yīng)用13

49、5替換策略與寫操作策略o 替換策略：n 先進(jìn)先出法n 最近最不經(jīng)常使用方法-LFUn 近期最少使用法- LRUn 隨機(jī)替換法136Cache先進(jìn)先出替換策略(FIFO)2211221971643載入載入命中載入載入替換替換替換t01232222222211112222111119192222111119197 716164 419197 77 71616161611117 719191111222222222222111119194 43 3137Cache最不經(jīng)常使用算法(LFU)22112219111643載入載入命中載入命中載入替換替換t012322220 02222111122221

50、11111191922221 111111 1191922222 211111 14 4161611111 1161622222 211111 1161619191111222222221 122221 1111119194 43 322命中222211111 11616191922222 2138Cache近期最久未使用算法(LRU)2211221971643載入載入命中載入載入替換替換替換t012322220 022221 11111022222 211113 319191 122223 3111119192 27 71 14 41 116162 219197 73 37 70 01616

51、0 0222216161 17 72 219193 311111222222220 02222111112 219190 04 40 03 30 0139第0塊Cache全相聯(lián)映射寫命中第0塊第1塊2 23456 6789 9126395Cache主存126126塊塊=126=126 字地址字地址=1=1比較器比較器命中輸入輸出寄存器輸入輸出寄存器輸入輸出寄存器輸入輸出寄存器全寫法 (write through)寫回法(write back)126126140全寫法寫回法寫一次法141第0塊Cache全相聯(lián)映射寫失效第0塊第1塊2 23456 6789 91395Cache主存126126塊塊

52、=126=126 字地址字地址=1=1比較器比較器未命中輸入輸出寄存器輸入輸出寄存器126126WTWA WTNWA142Cache對(duì)存儲(chǔ)系統(tǒng)性能的影響o 對(duì)讀操作的影響n 利用時(shí)間局部性，將剛剛訪問的數(shù)據(jù)調(diào)度到cache中，提高命中率，n 利用空間局部性，采取預(yù)讀的方式，將相鄰的數(shù)據(jù)調(diào)度到cache中，提高命中率o 對(duì)寫操作的影響n 采取寫回的方式提高寫速度143cache的命中率與cache容量的關(guān)系CH1444.3 高速緩沖存儲(chǔ)器o Cache基本原理o 相聯(lián)存儲(chǔ)器o 主存與Cache的地址映射o 替換策略與寫操作策略o Cache實(shí)際應(yīng)用145cache實(shí)際應(yīng)用o 塊設(shè)備緩存o 硬盤緩

53、存o web cache 1464.4 外存儲(chǔ)器o 磁表面存儲(chǔ)器原理o 硬盤存儲(chǔ)器o 磁帶存儲(chǔ)器o 光盤存儲(chǔ)器147磁表面存儲(chǔ)器原理o 磁記錄讀/寫原理o 記錄方式148磁記錄原理o 將磁性材料薄薄的涂在金屬或者塑料表面作載磁體來存儲(chǔ)信息的方式稱為磁表面存儲(chǔ)o 大多數(shù)外存儲(chǔ)器均采用磁記錄原理o 磁鼓、軟磁盤、硬磁盤、磁帶 149磁記錄特點(diǎn)o 存儲(chǔ)容量大，位價(jià)格低o 記錄介質(zhì)可重復(fù)使用o 記錄信息可長(zhǎng)期保存o 非破壞性讀出o 采用機(jī)械裝置，機(jī)械結(jié)構(gòu)復(fù)雜o 存取速度慢o 對(duì)工作環(huán)境要求高150磁性材料物理特性o B-磁感應(yīng)強(qiáng)度o H-外加磁場(chǎng)強(qiáng)度o I-電流o 磁性材料被磁化后，o 工作點(diǎn)總在磁滯

54、回線上。o 剩磁狀態(tài)+Br , Br。o 矩形磁滯回線Br 較大容易讀出，矯頑力Hc較小容易磁化，易于寫入信息151磁記錄讀寫原理 磁頭：軟磁材料做鐵芯，其上繞有讀寫線圈的電磁鐵 利用磁性材料剩磁的兩種磁化方向 (S-N或N-S)表示二進(jìn)制數(shù)據(jù)“0”和“1”。 鐵心 讀線圈 寫線圈 磁層 載磁體 運(yùn)動(dòng)方向 I S N N S 152磁表面存儲(chǔ)器存儲(chǔ)原理o 電磁變換，利用磁頭寫線圈中的脈沖電流，將數(shù)值轉(zhuǎn)換成磁層存儲(chǔ)單元中的不同剩磁狀態(tài)。o 利用磁電變化，通過磁頭讀出線圈，將存儲(chǔ)單元的剩磁狀態(tài)轉(zhuǎn)換為電信號(hào)輸出。153記錄方式o 形成不同寫入電流的方式稱為記錄方式n 不歸零制（NRZ0）n 見“1”

55、就翻不歸零制（NRZ1）n 調(diào)相制（PM）n 調(diào)頻制（FM）n 改進(jìn)調(diào)頻制（MFM）154不歸零制NRZ (Not Return Zero)數(shù)據(jù)序列數(shù)據(jù)序列10001110NRZNRZ0 0NRZNRZ1 1155數(shù)據(jù)序列數(shù)據(jù)序列10001110PMPMFMFMMFMMFM調(diào)相制、調(diào)頻據(jù)序列NRZ0NRZ1PMFMMFM磁記錄方式o編碼效率： 每次磁化方向變化所存取的數(shù)據(jù)的多少（位密度/最大磁化翻轉(zhuǎn)密度）o自同步能力：從讀出數(shù)據(jù)中自動(dòng)提取同步信號(hào)的能力（R=最大磁化翻轉(zhuǎn)間隔/最小磁化翻轉(zhuǎn)間隔）157硬盤存儲(chǔ)器o 硬盤基本組成o 硬盤數(shù)據(jù)信息分布o(jì) 硬盤讀寫過程158硬

56、盤基本組成o 盤片組o 主軸驅(qū)動(dòng)機(jī)構(gòu)o 磁頭o 磁頭驅(qū)動(dòng)定位機(jī)構(gòu)o 讀寫電路o 接口及控制電路159硬盤存儲(chǔ)器基本組成 控制器接口 磁頭定位 伺服系統(tǒng) 讀/寫 電路 磁頭 選擇電路 電源 空氣 過濾系統(tǒng) 主軸電機(jī) 控制電路 控制器 定位信息 寫入數(shù)據(jù) 讀出數(shù)據(jù) 磁頭地址 磁頭 盤片 160Disk 基本結(jié)構(gòu)o若干盤片，每個(gè)盤片2面o磁道（Track）o扇區(qū)（Sector）spindlesurfacetrackstrack ksectorsgaps161Disk 運(yùn)動(dòng)恒速旋轉(zhuǎn)恒速旋轉(zhuǎn)spindle162多盤片結(jié)構(gòu)armspindle163磁盤信息編址和記錄格式o 盤面號(hào)，以區(qū)分要訪問的是哪個(gè)記錄

57、面。軟盤只有兩個(gè)記錄面，若是磁盤組，則有若干個(gè)記錄面。o 所有記錄面上半徑相等的磁道的集合稱為圓柱面Cylinder。一個(gè)磁盤組的圓柱面數(shù)等于其中一個(gè)記錄面上的磁道數(shù)。o 一臺(tái)主機(jī)如果配有幾臺(tái)磁盤驅(qū)動(dòng)器，則還要給它們編號(hào)，以區(qū)分是哪臺(tái)磁盤機(jī)工作。因此磁盤地址格式為： 驅(qū)動(dòng)器號(hào) 盤面號(hào)柱面號(hào)扇區(qū)號(hào)164多盤片結(jié)構(gòu)surface 0surface 1surface 2surface 3surface 4surface 5cylinder kspindleplatter 0platter 1platter 2165Invention of HDD: 1956 5 Mbytes, 24 disks,

58、2kbits/in250 Years Later10 Gbytes on two 1-inch disks300Gbits/inch2 Area Density increased by 150,000,000166167硬盤存儲(chǔ)器技術(shù)指標(biāo)o 存儲(chǔ)容量n (1GB=106byte)o 存儲(chǔ)密度o 平均存取時(shí)間168存儲(chǔ)密度o 磁盤單位面積上所能存儲(chǔ)的二進(jìn)制信息量n 道密度是沿磁盤半徑方向單位長(zhǎng)度上的磁道數(shù)，單位為道英寸 (TPI) n 位密度是磁道單位長(zhǎng)度上記錄的二進(jìn)制代碼的位數(shù)，單位是位英寸 (BPI)n 面密度：道密度位密度 169數(shù)據(jù)傳輸率 byte/s。o 數(shù)據(jù)傳輸速率:單位時(shí)間從磁盤

59、讀/寫信息的數(shù)量 n 設(shè)某磁盤的位密度為M b英寸，轉(zhuǎn)速（線速度）為 V英寸/s，則該盤的數(shù)據(jù)傳輸速率為MV bs。n 若轉(zhuǎn)速為m轉(zhuǎn)/s,每條磁道的容量為n字節(jié)，則數(shù)據(jù)傳輸率為mn字節(jié)/s。n 讀寫磁頭定位之后，可以根據(jù)磁盤的轉(zhuǎn)速與存儲(chǔ)密度來決定信息的傳輸速率。170平均存取時(shí)間o存取時(shí)間: 從發(fā)出磁盤讀寫命令起，磁頭從當(dāng)前位置移動(dòng)到指定的記錄位置，并開始讀寫操作所需時(shí)間。o尋道時(shí)間 ts : 將磁頭定位到指定磁道上所需的時(shí)間o等待時(shí)間 tr （旋轉(zhuǎn)延時(shí)） :n找到指定道后至指定的記錄旋轉(zhuǎn)至磁頭下的時(shí)間，nts 和 tr 都是隨機(jī)變化的，所以往往用平均值表示。nTavg rotation =

60、1/2 x r/RPMs x 60 sec/1 mino平均存取時(shí)間 nTaccess = Tavg seek + Tavg rotation1711 某磁盤組共有8個(gè)記錄面。盤面存儲(chǔ)區(qū)內(nèi)徑2英寸,外徑8英寸，道密度為100TPI，最內(nèi)磁道上的位密度為5000BPI，轉(zhuǎn)速為3000轉(zhuǎn)/分，平均找道時(shí)間為10ms。問： 1)平均存取時(shí)間是多少？ 2)共有多少圓柱面？ 3)總存儲(chǔ)容量是多少？ 4) 數(shù)據(jù)傳輸率是多少？解： 1）平均存取時(shí)間=平均找道時(shí)間+平均等待時(shí)間 平均等待時(shí)間=（1/300060）/2=10 ms 平均存取時(shí)間=10ms+10ms=20ms 2) 圓柱面數(shù)=有效存儲(chǔ)區(qū)域長(zhǎng)度道密度 （82）/2）10