第五章_1內(nèi)存貯器接口

1、第第5章章 內(nèi)存儲器及其接口內(nèi)存儲器及其接口5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器存儲器存儲器:存放程序和數(shù)據(jù)的存放程序和數(shù)據(jù)的部件部件內(nèi)存內(nèi)存(主存儲器主存儲器):直接連接總線上，通常由半導(dǎo)體存儲器組成。直接連接總線上，通常由半導(dǎo)體存儲器組成。外存外存(輔助存貯器輔助存貯器):經(jīng)接口電路與總線相連接，存放永久保存的程序和數(shù)據(jù)經(jīng)接口電路與總線相連接，存放永久保存的程序和數(shù)據(jù),通常通常指磁盤、磁帶、光盤等。指磁盤、磁帶、光盤等。字節(jié)：字節(jié)：8位存儲單元組成的一個(gè)基本存儲單元。位存儲單元組成的一個(gè)基本存儲單元。字：字：CPU的字長組成的一個(gè)存儲單元。的字長組成的一個(gè)存儲單元。字長：字長：字的二進(jìn)制位數(shù)。

2、字有字的二進(jìn)制位數(shù)。字有4位、位、8位、位、16位、位、32位、位、64位等。位等。芯片存儲容量：芯片存儲容量：存儲芯片容納的二進(jìn)制信息量。存儲芯片容納的二進(jìn)制信息量。存儲容量存儲容量=字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù)概念及術(shù)語概念及術(shù)語 5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器半導(dǎo)體存貯器的分類半導(dǎo)體存貯器的分類 半導(dǎo)半導(dǎo)體存體存儲器儲器 RAMROM存取方式分 雙極性MOS靜態(tài)靜態(tài)動態(tài)動態(tài)電路結(jié)構(gòu)分 掩膜ROMPROMEPROMEEPROM電路結(jié)構(gòu)分 雙極型雙極型RAMRAM：晶體管為基本存儲電路元件。晶體管為基本存儲電路元件。集成度較低，功耗大，成本高。集成度較低，功耗大，成本高。存取速度高，存取速度高，如如L

3、1L1，L2L2緩存。緩存。MOSRAMMOSRAM：工藝簡單、成本低工藝簡單、成本低集成度高、功耗低集成度高、功耗低存取速度不如雙極性存取速度不如雙極性RAM:只讀存貯器。只讀存貯器。ROM:隨機(jī)讀寫存貯器。隨機(jī)讀寫存貯器。5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器靜態(tài)靜態(tài)RAM(SRAM)RAM(SRAM)：基本存儲電路由基本存儲電路由6 6管構(gòu)成。管構(gòu)成。集成度高于雙極型，低集成度高于雙極型，低于動態(tài)于動態(tài)RAM 。功耗比雙極型低，但比功耗比雙極型低，但比動態(tài)動態(tài)RAMRAM高。高。 不需要刷新。不需要刷新。RAM雙極性MOS靜態(tài)靜態(tài)動態(tài)動態(tài)電路結(jié)構(gòu)分 行選通線位線 列選通線 D DVDD(5V)

4、VGGT4T3T6T5T2T1Vss(0V)5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器動態(tài)動態(tài)RAM(DRAM)RAM(DRAM)：基本存儲電路由單管電路組基本存儲電路由單管電路組成，電容存儲電荷保存信息。成，電容存儲電荷保存信息。 集成度高。集成度高。功耗比靜態(tài)功耗比靜態(tài)RAMRAM低，價(jià)格比靜低，價(jià)格比靜態(tài)態(tài)RAMRAM便宜。便宜。因動態(tài)存儲器靠電容來存儲因動態(tài)存儲器靠電容來存儲信息，存在泄漏電流，故要求信息，存在泄漏電流，故要求刷新，通常要求每隔刷新，通常要求每隔2ms2ms刷新刷新一遍。一遍。 RAM雙極性MOS靜態(tài)靜態(tài)動態(tài)動態(tài)電路結(jié)構(gòu)分 數(shù)據(jù)線字選擇CTCD5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器只讀

5、存儲器只讀存儲器ROM:ROM:掩模掩模ROMROM 這種這種ROMROM是在制作集成電路時(shí)，用定做是在制作集成電路時(shí)，用定做的掩模進(jìn)行編程的。制造完畢，存儲器的的掩模進(jìn)行編程的。制造完畢，存儲器的內(nèi)容就被固定下來，只能讀，不能改變。內(nèi)容就被固定下來，只能讀，不能改變。 ROM掩膜ROMPROMEPROMEEPROM電路結(jié)構(gòu)分 可編程序的只讀存儲器：可編程序的只讀存儲器：PROM(Programmable ROM)允許用戶對它進(jìn)行一次性的編程。允許用戶對它進(jìn)行一次性的編程。 MOS ROM 0單元 1單元 雙極型ROM 二極管ROM 行選 列選 行選 列選 列選 Vdd 行選 列選 行選 行選

6、 列選 列選 行選 掩模掩模ROMPROM熔絲熔絲5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器ROM掩膜ROMPROMEPROMEEPROM電路結(jié)構(gòu)分 能夠進(jìn)行多次改寫的能夠進(jìn)行多次改寫的ROM稱為稱為EPROM。且需要專用的。且需要專用的EPROM寫入器。擦除時(shí)需用紫寫入器。擦除時(shí)需用紫外線光源照射外線光源照射( (整個(gè)芯片的內(nèi)容整個(gè)芯片的內(nèi)容都被擦除都被擦除),),寫入必須提供寫入必須提供+12.5V25V的電壓的電壓 。Intel 2716Intel 2716、27322732、27642764、2751227512 可擦除的可擦除的EPROM(Erasable PROM)基片源極- - - - -

7、 - -漏極電極導(dǎo)體浮置柵二氧化硅EPROM晶體管導(dǎo)通狀態(tài)+5V0V擊穿電流- - - - - - - - - - - - - - - - - - - - -+ + + + +5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器能夠用電信號進(jìn)行多次改寫的能夠用電信號進(jìn)行多次改寫的ROMROM存儲器。使用方便存儲器。使用方便, ,芯片可直接在芯片可直接在插件板上擦除或改寫插件板上擦除或改寫( (可按字節(jié)進(jìn)可按字節(jié)進(jìn)行行) )。存取速度較慢，價(jià)格較貴。存取速度較慢，價(jià)格較貴。如：如：Intel 28F010Intel 28F010，29C02029C020等?？傻??？梢栽谝栽?5V+5V的電壓下正常讀取，但寫的電壓下

8、正常讀取，但寫入必須提供入必須提供+12V+12V的電壓的電壓 。電電可擦除的可擦除的E2PROM(Electrically Erasable PROM)基片源極- - - - - - -漏極電極導(dǎo)體控制柵極二氧化硅新一代可編程只讀存儲器新一代可編程只讀存儲器FLASH(FLASH(快閃存儲器快閃存儲器) )BIOSBIOS、U U盤多為這種類型盤多為這種類型5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器 對芯片內(nèi)存儲單元尋址，采對芯片內(nèi)存儲單元尋址，采用地址譯碼予以實(shí)現(xiàn)。常用的用地址譯碼予以實(shí)現(xiàn)。常用的地址譯碼有兩種方式，即單譯地址譯碼有兩種方式，即單譯碼和雙譯碼方式。碼和雙譯碼方式。RAM芯片內(nèi)內(nèi)部的結(jié)

9、構(gòu)及工作原理芯片內(nèi)內(nèi)部的結(jié)構(gòu)及工作原理 單譯碼方式單譯碼方式 如圖所示，單譯碼方式是一個(gè)如圖所示，單譯碼方式是一個(gè)N中取中取“1”的譯碼器，當(dāng)字選的譯碼器，當(dāng)字選擇線的根數(shù)擇線的根數(shù)N很大時(shí)，內(nèi)部的很大時(shí)，內(nèi)部的N=W0WN-1必然也很大，占必然也很大，占有的芯片資源也大，主要用于有的芯片資源也大，主要用于小容量的存儲器，小容量的存儲器，5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器RAM芯片內(nèi)內(nèi)部的結(jié)構(gòu)及工作原理芯片內(nèi)內(nèi)部的結(jié)構(gòu)及工作原理 雙譯碼方式雙譯碼方式 當(dāng)字選擇線的根數(shù)當(dāng)字選擇線的根數(shù)N很大時(shí)，很大時(shí)，N2P中的中的P必然也大，這時(shí)可將必然也大，這時(shí)可將P分分成兩部分，成兩部分，N2p2x+y=

10、2x 2y ，這樣便可將這樣便可將N由由X譯碼和譯碼和Y譯碼兩譯碼兩級譯碼得到。級譯碼得到。 現(xiàn)以現(xiàn)以P=10為例：為例： N21025253232=1024，即可選擇即可選擇1024個(gè)字的一位記憶單個(gè)字的一位記憶單元。其譯碼結(jié)構(gòu)如圖所示。元。其譯碼結(jié)構(gòu)如圖所示。5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器RAM存貯器組成結(jié)構(gòu)存貯器組成結(jié)構(gòu) 圖示為圖示為10241位的存儲芯位的存儲芯片的結(jié)構(gòu)框圖。片的結(jié)構(gòu)框圖。存儲體存儲體 大量存儲單元有規(guī)則的組合在一大量存儲單元有規(guī)則的組合在一起構(gòu)成存貯體。各存儲單元以地起構(gòu)成存貯體。各存儲單元以地址進(jìn)行區(qū)分。址進(jìn)行區(qū)分。 地址譯碼器：地址譯碼器：地址選擇地址選擇讀讀/

11、寫控制及寫控制及I/O電路：電路：信號放大；信號放大；對被選中的單元讀出、寫入。對被選中的單元讀出、寫入。片選控制片選控制CS：多片芯片組成存多片芯片組成存貯器時(shí)首先進(jìn)行片選由地址譯碼貯器時(shí)首先進(jìn)行片選由地址譯碼的高位完成。的高位完成。輸出驅(qū)動：輸出驅(qū)動：三態(tài)緩沖三態(tài)緩沖，以適用以適用于總線連接。于總線連接。5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器SRAM芯片芯片Intel6116 Intel6116 2K*8位的靜態(tài)位的靜態(tài)RAM芯片，包含有芯片，包含有16384個(gè)基本存儲電路個(gè)基本存儲電路 。該芯片為。該芯片為24腳，腳，雙列直插集成電路雙列直插集成電路 ,與與EPROM2716兼兼容。容。Vcc

12、20191817161514132221123456789106116GND2423CEA8A9A7A6A5I/O1A4A3A0A1A2I/O2I/O3I/O5I/O4I/O7I/O6I/O8A10OEWE1112A0A10 211=2048 地址輸入地址輸入11根根CE片選信號片選信號 1根根OE 三態(tài)輸出允許信號三態(tài)輸出允許信號 1根根VCCGND 電源和地線電源和地線2根根共有共有24根引線根引線 I/O1I/O8D0D7數(shù)據(jù)輸入輸出數(shù)據(jù)輸入輸出 8根根WE=0寫有效，寫有效，=1讀有效讀有效1根根5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器(X)DRAM芯片芯片Intel2164 Intel216

13、4 64K*1位的動態(tài)位的動態(tài)RAM芯片。芯片。該芯片該芯片為為16腳，雙列直插集成電路腳，雙列直插集成電路（1）存取時(shí)間為）存取時(shí)間為150ns/200ns(15,20）（2）低功耗，最大）低功耗，最大275mW（3）每每2ms2ms需刷新一次需刷新一次，每次，每次512單元單元A0A7 216=65536 地址輸入地址輸入 8根分為行地址和列地址，內(nèi)根分為行地址和列地址，內(nèi)有地址鎖存器，分時(shí)復(fù)用構(gòu)成有地址鎖存器，分時(shí)復(fù)用構(gòu)成16位地址。位地址。Vcc161514131234567812112164A6A7N/CDINA5A4A3A0A1A2RASWE10 9CASVSSDOUTWE=1讀，

14、經(jīng)讀，經(jīng)DOUT輸出數(shù)據(jù)輸出數(shù)據(jù)=0寫，經(jīng)寫，經(jīng)DIN輸入數(shù)據(jù)輸入數(shù)據(jù)RASCAS行地址選通信號，將行地址選通信號，將A0A7行址鎖存在片內(nèi)行地址鎖存器。行址鎖存在片內(nèi)行地址鎖存器。列地址有效信號，將列地址有效信號，將A0A7列址鎖存在片內(nèi)列地址鎖存器。列址鎖存在片內(nèi)列地址鎖存器。行地址和列地址選通信號兼作片選信號。行地址和列地址選通信號兼作片選信號。5.1 半導(dǎo)體存儲器半導(dǎo)體存儲器(X)只讀存儲器只讀存儲器Intel 2732 4K8 EPROM。24腳雙列直插集腳雙列直插集成電路。成電路。 OE/VPPVcc20191817161514132221123456789102732GND242

15、3CEA8A9A7A6A5O0A4A3A0A1A2O1O2O5O4O7O6O3A101112A11A0A11 212=4096 地址輸入地址輸入CE片選信號片選信號 O0O7D0D7數(shù)據(jù)輸出數(shù)據(jù)輸出OE/VPP 三態(tài)輸出允許信號三態(tài)輸出允許信號 OE VPP 輸入編程高電壓輸入編程高電壓6種工作方式：種工作方式： OE=0 CE=0讀方式：讀方式：址線址線A0A11選中由選中由O0O7輸出數(shù)據(jù)輸出數(shù)據(jù)15.1 半導(dǎo)體存儲器半導(dǎo)體存儲器只讀存儲器只讀存儲器Intel 27326種工作方式：種工作方式：輸出禁止：輸出禁止： OE=1 CE=0O0O7輸出高阻態(tài)輸出高阻態(tài)2 CE=1待用方式：待用方

16、式：低功耗方式，輸出高阻態(tài)低功耗方式，輸出高阻態(tài)3 =0的的 55ms脈沖脈沖 CE VPP =21V 編程高電壓編程高電壓編程方式：編程方式：4 =1 CE VPP =21V 編程高電壓編程高電壓編程禁止：編程禁止：5 CE=0Intel 標(biāo)識符：標(biāo)識符：A9=1 OE=0可從數(shù)據(jù)線上讀出器件編碼。可從數(shù)據(jù)線上讀出器件編碼。65.2 存儲器與存儲器與CPU的接口的接口8 8位微機(jī)系統(tǒng)中的存儲器接口位微機(jī)系統(tǒng)中的存儲器接口 5.2 存儲器與存儲器與CPU的接口的接口存儲器芯片數(shù)目的確定存儲器芯片數(shù)目的確定芯片容量芯片容量=MNM=存儲單元數(shù)存儲單元數(shù) ；N=位數(shù)單元位數(shù)單元存貯器的容量存貯器的

17、容量=XKB=XK8以字節(jié)為單位。以字節(jié)為單位。8 8位微機(jī)系統(tǒng)中的存儲器接口位微機(jī)系統(tǒng)中的存儲器接口 例例, 64KB的的RAM存儲器，由動態(tài)存儲器，由動態(tài)RAM2116(16K1)芯片組成。芯片組成。T=（G/M）（8/N）=（64K16K） （8/1）=32(片片)若用靜態(tài)若用靜態(tài)RAM2114(1K4)芯片組成。芯片組成。T=（G/M）（8/N）=（64K1K） （8/4）=128(片片)NMGT8存貯器容量為存貯器容量為G字節(jié)，芯片數(shù)字節(jié)，芯片數(shù)G/M=字?jǐn)U展即組數(shù)字?jǐn)U展即組數(shù)8/N=位擴(kuò)展即位擴(kuò)展即每組的芯片數(shù)每組的芯片數(shù)5.2 存儲器與存儲器與CPU的接口的接口(1)(1) 數(shù)據(jù)

18、線的連接：數(shù)據(jù)線的連接：芯片內(nèi)有雙向三態(tài)緩沖器，芯片數(shù)據(jù)線直接和系統(tǒng)數(shù)據(jù)芯片內(nèi)有雙向三態(tài)緩沖器，芯片數(shù)據(jù)線直接和系統(tǒng)數(shù)據(jù)總線相應(yīng)數(shù)據(jù)位掛接?？偩€相應(yīng)數(shù)據(jù)位掛接。(2)(2) 地址線的連接：地址線的連接：地址應(yīng)包含兩部分：地址應(yīng)包含兩部分：片內(nèi)地址：片內(nèi)地址：芯片內(nèi)的存儲單元尋址，低位部分是片內(nèi)地址，直接和芯片內(nèi)的存儲單元尋址，低位部分是片內(nèi)地址，直接和存儲芯片的地址端相連。存儲芯片的地址端相連。芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接片選地址：片選地址：對各個(gè)存儲芯片進(jìn)行選擇的地址，對各個(gè)存儲芯片進(jìn)行選擇的地址，高位部分是片地址，經(jīng)譯碼器產(chǎn)生芯片

19、高位部分是片地址，經(jīng)譯碼器產(chǎn)生芯片選擇信號和各個(gè)芯片的片選端相連。選擇信號和各個(gè)芯片的片選端相連。(3)(3)控制線的連接：控制線的連接：CPUCPU通過控通過控制總線發(fā)出讀寫操作命令。制總線發(fā)出讀寫操作命令。 5.2 存儲器與存儲器與CPU的接口的接口例例, ,用用1K*1的靜態(tài)的靜態(tài)RAM芯片位擴(kuò)充形成芯片位擴(kuò)充形成2KB的存儲器，所需芯片數(shù)為的存儲器，所需芯片數(shù)為16 。位擴(kuò)展：位擴(kuò)展：擴(kuò)充存儲單元的位數(shù)。擴(kuò)充存儲單元的位數(shù)。D0D7A0A91K=1024=21K=1024=21010地址線地址線A A0 09 9I/OI/OI/OI/OI/OI/OI/OI/O10241WECSA0A9

20、字?jǐn)U展：字?jǐn)U展：擴(kuò)充存儲單元的個(gè)數(shù)擴(kuò)充存儲單元的個(gè)數(shù) 。 A102K=2048=22K=2048=21111地址線地址線A A0 01010I/OI/OI/OI/OI/OI/OI/O10241WECSI/O102415.2 存儲器與存儲器與CPU的接口的接口例例, ,用用Intel 6116Intel 6116形成形成8 8KB的存儲器的存儲器 。片選控制方法片選控制方法 線選法線選法: :地址中的高位部分不經(jīng)譯碼，直接用它們分別作各個(gè)芯片的片選信號。地址中的高位部分不經(jīng)譯碼，直接用它們分別作各個(gè)芯片的片選信號。M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A1

21、0A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712345.2 半導(dǎo)體存儲器接口的基本技術(shù)半導(dǎo)體存儲器接口的基本技術(shù)片選控制方法片選控制方法線選法線選法: :M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712341地址范圍地址范圍7000H77FFHA10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A14

22、A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 7 0 0 0 H7 7 F F H5.2 半導(dǎo)體存儲器接口的基本技術(shù)半導(dǎo)體存儲器接口的基本技術(shù)片選控制方法片選控制方法線選法線選法: :M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712342地址范圍地址范圍6800H6FFFHA10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1