ch5存儲(chǔ)器與IO接口原理

1、2022-2-231嵌入式系統(tǒng)原理與應(yīng)用技術(shù)嵌入式系統(tǒng)原理與應(yīng)用技術(shù) 袁志勇袁志勇 王景存王景存章登義章登義 劉樹波劉樹波 北京北京: 北京航空航天大學(xué)出版社北京航空航天大學(xué)出版社, 2009.11PPT教學(xué)課件教學(xué)課件2022-2-23第第5 5章章 存儲(chǔ)器與存儲(chǔ)器與I/OI/O接口原理接口原理 5.1 存儲(chǔ)器概述5.2 存儲(chǔ)系統(tǒng)機(jī)制 5.3 S3C2410存儲(chǔ)系統(tǒng) 5.4 S3C2410 I/O端口 2022-2-235.1 5.1 存儲(chǔ)器概述存儲(chǔ)器概述5.1.1 5.1.1 存儲(chǔ)器基本概念存儲(chǔ)器基本概念5.1.2 SRAM5.1.2 SRAM和和DRAMDRAM5.1.3 NOR FLA

2、SH5.1.3 NOR FLASH和和NAND FLASHNAND FLASH2022-2-2345.1.1 5.1.1 存儲(chǔ)器概述存儲(chǔ)器概述存儲(chǔ)器的一般概念和分類存儲(chǔ)器的一般概念和分類按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位存儲(chǔ)器分為兩大類：按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位存儲(chǔ)器分為兩大類： 主存儲(chǔ)器：主存儲(chǔ)器：速度較快，容量較小，價(jià)格較高，用于存儲(chǔ)當(dāng)前計(jì)算機(jī)速度較快，容量較小，價(jià)格較高，用于存儲(chǔ)當(dāng)前計(jì)算機(jī)運(yùn)行所需要的程序和數(shù)據(jù)，運(yùn)行所需要的程序和數(shù)據(jù)，可與可與CPUCPU直接交換信息，直接交換信息，習(xí)慣上稱為主存，習(xí)慣上稱為主存，又稱內(nèi)存又稱內(nèi)存( (內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器) )。 輔存儲(chǔ)器：輔存儲(chǔ)

3、器：速度較慢，容量較大，價(jià)格較低，用于存放計(jì)算機(jī)當(dāng)前速度較慢，容量較大，價(jià)格較低，用于存放計(jì)算機(jī)當(dāng)前暫時(shí)不用的程序、數(shù)據(jù)或需要永久保持的信息暫時(shí)不用的程序、數(shù)據(jù)或需要永久保持的信息, ,輔存又稱外存輔存又稱外存( (外部存外部存儲(chǔ)器儲(chǔ)器) )或海量存儲(chǔ)器。或海量存儲(chǔ)器。 外存要配備專門的設(shè)備才能完成對(duì)外存的讀寫外存要配備專門的設(shè)備才能完成對(duì)外存的讀寫。通常，將外存歸。通常，將外存歸入到計(jì)算機(jī)外設(shè)一類。入到計(jì)算機(jī)外設(shè)一類。2022-2-235存儲(chǔ)器分類n主存儲(chǔ)器的分類按存儲(chǔ)功能分只讀存儲(chǔ)器（ROM）隨機(jī)存儲(chǔ)器（RAM）按制造工藝分雙極性MOS型2022-2-237半半導(dǎo)導(dǎo)體體存存儲(chǔ)儲(chǔ)器器ROMR

4、OM靜態(tài)靜態(tài)RAMRAM（SRAMSRAM）動(dòng)態(tài)動(dòng)態(tài)RAMRAM（DRAMDRAM）RAMRAM掩膜型掩膜型ROMROM可編程可編程ROMROM（PROMPROM）紫外線可擦除可編程紫外線可擦除可編程ROMROM（EPROMEPROM）電可擦除可編程電可擦除可編程ROMROM（EEPROMEEPROM）組合組合RAMRAM（IRAMIRAM）閃速存儲(chǔ)器（閃速存儲(chǔ)器（Flash MemoryFlash Memory）通常用于計(jì)算機(jī)的通常用于計(jì)算機(jī)的CacheCache主要用于計(jì)算機(jī)的內(nèi)存條主要用于計(jì)算機(jī)的內(nèi)存條將刷新電路與將刷新電路與DRAMDRAM集成在一起集成在一起n主存儲(chǔ)器的分類2022-

5、2-238只讀存儲(chǔ)器分類只讀存儲(chǔ)器分類：掩膜ROM：出廠后內(nèi)部存儲(chǔ)的數(shù)據(jù)不能改動(dòng)，只 能讀出。PROM：可編程，只能寫一次。EPROM:用紫外線擦除，擦除和編程時(shí)間較慢，次數(shù)也不宜多。E2PROM:電信號(hào)擦除，擦除和寫入時(shí)需要加高電壓脈沖，擦、寫時(shí)間仍較長?？扉W存儲(chǔ)器(Flash Memory)：吸收了EPROM結(jié)構(gòu)簡單，編程可靠的優(yōu)點(diǎn)，又保留了E2PROM用隧道效應(yīng)擦除的快捷特性，集成度可作得很高。只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）2022-2-239優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單，斷電后數(shù)據(jù)不丟失，具有非易失性。缺點(diǎn)：只適用于存儲(chǔ)固定數(shù)據(jù)的場合。電路結(jié)構(gòu)Read Only Memory2022-2-23

6、10隨機(jī)存儲(chǔ)器（RAM)優(yōu)點(diǎn)：讀、寫方便,使用靈活。缺點(diǎn)：一旦停電所存儲(chǔ)的數(shù)據(jù)將隨之丟失（易失性）?；窘Y(jié)構(gòu)：地址譯碼器、存儲(chǔ)矩陣和讀寫控制電路構(gòu)成。Random Access Memory.2022-2-2311存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)n存儲(chǔ)器是用來存儲(chǔ)信息的部件，是嵌入式系統(tǒng)硬件中的存儲(chǔ)器是用來存儲(chǔ)信息的部件，是嵌入式系統(tǒng)硬件中的重要組成部分。在復(fù)雜的嵌入式系統(tǒng)中，存儲(chǔ)器系統(tǒng)的重要組成部分。在復(fù)雜的嵌入式系統(tǒng)中，存儲(chǔ)器系統(tǒng)的組織結(jié)構(gòu)按作用可以劃分為組織結(jié)構(gòu)按作用可以劃分為4 4級(jí)：級(jí)：q寄存器；寄存器；qcache cache ；q主存儲(chǔ)器；主存儲(chǔ)器；q輔助存儲(chǔ)器輔助存儲(chǔ)器;

7、;寄存器cache主存儲(chǔ)器 DRAM輔助存儲(chǔ)器 FALSH ROM 磁盤訪問速度快慢容量大小存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)n越靠近CPU的存儲(chǔ)器速度越快而容量越小2022-2-2312 CPUCache主存儲(chǔ)器輔助存儲(chǔ)器大容量存儲(chǔ)器外存儲(chǔ)器內(nèi)存儲(chǔ)器2022-2-2313nRAM：隨機(jī)存取存儲(chǔ)器 nSRAM：靜態(tài)隨機(jī)存儲(chǔ)器nDRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器pSRAM讀/寫速度比DRAM讀/寫速度快；pSRAM比DRAM功耗大；pDRAM的集成度可以做得更大，則其存儲(chǔ)器容量更大；pDRAM需要周期性的刷新，而SRAM不需要 5.1.2 SRAM5.1.2 SRAM和和DRAMDRAM靜態(tài)靜態(tài)RAMR

8、AM的結(jié)構(gòu)的結(jié)構(gòu)2022-2-2314地地址址反反相相器器X X譯譯碼碼器器驅(qū)驅(qū)動(dòng)動(dòng)器器3232323210241024存儲(chǔ)單元存儲(chǔ)單元I/OI/O電路電路Y Y譯碼器譯碼器地址反相器地址反相器輸出輸出驅(qū)動(dòng)驅(qū)動(dòng)控制控制電路電路A A0 0A A1 1A A2 2A A3 3A A4 4A A5 5 A A6 6 A A7 7 A A8 8 A A9 9讀讀/ /寫寫 CSCS輸入輸入輸出輸出1 12 2313132321 12 2313132321 132321 2 1 2 31 31 3232由存儲(chǔ)矩陣，地址譯碼器，控制邏輯和三態(tài)數(shù)據(jù)緩沖器組成。由存儲(chǔ)矩陣，地址譯碼器，控制邏輯和三態(tài)數(shù)據(jù)緩沖

9、器組成。典型典型SRAMSRAM芯片芯片各各SRAMSRAM芯片的引腳信號(hào)基本相同。芯片的引腳信號(hào)基本相同。其存儲(chǔ)容量不同其存儲(chǔ)容量不同, ,則地址線的根數(shù)不同；則地址線的根數(shù)不同；其存儲(chǔ)位數(shù)不同其存儲(chǔ)位數(shù)不同, ,則數(shù)據(jù)線的根數(shù)不同。則數(shù)據(jù)線的根數(shù)不同。2022-2-2315A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行譯碼128128存儲(chǔ)矩陣A10A4列I/O列譯碼輸入數(shù)據(jù)控制邏輯D7D0CSWEOEA3A0SRAMSRAM工作過程工作過程n讀出：讀出：n

10、 地址線地址線A A1010A A0 0送來的地址信號(hào)經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元送來的地址信號(hào)經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元( (其中有其中有8 8個(gè)存儲(chǔ)位個(gè)存儲(chǔ)位) )，由，由CSCS、OEOE、WEWE構(gòu)成讀出邏輯構(gòu)成讀出邏輯( (CS=0CS=0，OE=0OE=0，WE=1)WE=1)，打開右面的打開右面的8 8個(gè)三態(tài)門，被選中單元的個(gè)三態(tài)門，被選中單元的8 8位數(shù)據(jù)經(jīng)位數(shù)據(jù)經(jīng)I/OI/O電路和三態(tài)門送到電路和三態(tài)門送到D D7 7D D0 0輸出。輸出。n寫入：寫入：n 地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí)地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí)CS=0CS=0，OE=1O

11、E=1，WE=0WE=0，打開左邊的三態(tài)門，從打開左邊的三態(tài)門，從D D7 7D D0 0端輸入的數(shù)端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/OI/O電路，從而寫到存儲(chǔ)電路，從而寫到存儲(chǔ)單元的單元的8 8個(gè)存儲(chǔ)位中。個(gè)存儲(chǔ)位中。n 當(dāng)沒有讀寫操作時(shí)，當(dāng)沒有讀寫操作時(shí)，CS=1CS=1，即片選處于無效狀態(tài)，輸入輸即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而出三態(tài)門至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線使存儲(chǔ)器芯片與系統(tǒng)總線“脫離脫離”2022-2-2316SRAM的讀時(shí)序2022-2-2317 ADD CS I/O t t t RC ACS AA （地址

12、） 讀出單元的地址 輸出數(shù)據(jù) SRAM的寫時(shí)序2022-2-2318 t WC 寫入單元的地址 ADD t WP CS R/W I/O 寫入數(shù)據(jù) AS t WR t DW t DH t 存儲(chǔ)容量的擴(kuò)展2022-2-2319CSA0A91 K4 bI/O3CSA0A91 K4 bWR/CSA0A9RAMRAMI/O2I/O1I/O0I/O3I/O2I/O1I/O0WR/WR/D7D6D5D4D3D2D1D02022-2-23202 K 8 bW EO EA0A102 K 8 bCEI/O7I/O0W EO EA0A102 K 8 bCEI/O7I/O0W EO EA0A10CEI/O7I/O0W

13、 EO EA0A102 K 8 bCEI/O7I/O0WEOEA0A9D0D73Y2Y1Y0Y譯 碼器A11A122022-2-2321SRAM與CPU接口 n一般的CPU都具有和SRAM存儲(chǔ)器接口相連的總線，因此連接方法也比較簡單。微處理器與隨機(jī)存儲(chǔ)器接口的信號(hào)線一般有：n片選信號(hào)線CE：用于選中該芯片 。n讀/寫控制信號(hào)線OE和WE：控制芯片數(shù)據(jù)引腳的傳送方向。n地址線：用于指明讀/寫單元的地址。 n數(shù)據(jù)線：雙向信號(hào)線，用于數(shù)據(jù)交換。2022-2-2322SDRAM存儲(chǔ)器及其接口 nDRAM是動(dòng)態(tài)存儲(chǔ)器Dynamic RAM的縮寫，SDRAM是Synchronous DRAM的縮寫，即同步

14、動(dòng)態(tài)存儲(chǔ)器的意思。nBA0、BAl是塊地址引腳，在RAS有效時(shí)，所選中的存儲(chǔ)塊被激活，在CAS有效時(shí)，所選中的存儲(chǔ)塊可進(jìn)行讀寫操作；CS、WE、RAS、CAS分別是片選、寫、行地址選通、列地址選通；LDQM、UDQM是用于控制輸入輸出數(shù)據(jù)的；CLK是時(shí)鐘信號(hào)引腳，SDRAM的所有輸入是在CLK上升沿有效，CKE是時(shí)鐘信號(hào)使能引腳，當(dāng)其無效時(shí)，SDRAM處于省電模式。 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM）2022-2-2323動(dòng)態(tài)隨機(jī)存儲(chǔ)器是需要刷新存儲(chǔ)器。動(dòng)態(tài)隨機(jī)存儲(chǔ)器是需要刷新存儲(chǔ)器。 單管動(dòng)態(tài)存儲(chǔ)器是最典型的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其存儲(chǔ)單元的結(jié)構(gòu)如圖。 SDRAM結(jié)構(gòu)結(jié)構(gòu)2022-2-2324自刷新邏輯

15、行控制器控制邏輯地址行譯碼列譯碼列地址計(jì)數(shù)器地址寄存器模式寄存器陣發(fā)計(jì)數(shù)器數(shù)字輸出控制4M 16 塊34M 16 塊24M 16 塊1X譯碼存儲(chǔ)單元陣列Y譯碼4M 16 塊0輸入/輸出門輸入/輸出邏輯CLKCKEUDQMLDQMCSRASCASWEA0A1A12BA0BA1DQ0DQ1DQ14DQ15行有效塊選擇SDRAM工作時(shí)序工作時(shí)序2022-2-2325R AH C L KS C K En S C Sn S R A Sn S C A SA D D RB AA 1 0 / A PA T A ( C L 2 )A T A ( C L 3 )n W ED Q MC aC bC cC dC eB

16、 AB AB AB AB AB AB AR AD aD bD cD dD eD aD bD cD dD er pTr c dT預(yù) 處 理行 有 效寫 操 作讀 操 作C L = 2 , C L = 3 , B L = 1Tr p = 2 周 期Tr c d = 2 周 期SDRAM存儲(chǔ)器及其接口 n片選信號(hào)線CE：用于選中該芯片。若CE=0時(shí)，該芯片的數(shù)據(jù)引腳被啟用；若CE=1時(shí)，該芯片的數(shù)據(jù)引腳被禁止，對(duì)外呈高阻狀態(tài)。n讀/寫控制信號(hào)線OE和WE：控制芯片數(shù)據(jù)引腳的傳送方向。若是讀有效，則數(shù)據(jù)引腳的方向是向外的，CPU從其存儲(chǔ)單元讀出數(shù)據(jù)；若是寫有效，則數(shù)據(jù)引腳的方向是向內(nèi)的，CPU向其存儲(chǔ)

17、單元寫入1數(shù)據(jù)。 n地址線：用于指明讀/寫單元的地址。地址線是多根，應(yīng)與芯片內(nèi)部的存儲(chǔ)容量相匹配。 n數(shù)據(jù)線：雙向信號(hào)線，用于數(shù)據(jù)交換。數(shù)據(jù)線上的數(shù)據(jù)傳送方向由讀/寫控制信號(hào)線控制。 2022-2-23262022-2-2327SDRAM存儲(chǔ)器及其接口 2022-2-2328nNOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。nNOR Flash的讀取速度比NAND Flash稍快一些，NAND Flash 的擦除和寫入速度比NOR Flash快。nNOR Flash帶有SRAM接口，NAND Flash器件使用復(fù)雜的I/O口來串行的存取數(shù)據(jù)，。nNAND Flash結(jié)構(gòu)可以在給定的尺寸內(nèi)

18、提供更高的存儲(chǔ)容量。nNAND Flash中每個(gè)塊的最大擦寫次數(shù)是一百萬次，而NOR Flash的擦寫次數(shù)是十萬次。NOR FLASH和NAND FLASH NAND Flash簡介n以頁為單位進(jìn)行讀和編程操作，以塊為單位進(jìn)行擦除操作。n數(shù)據(jù)、地址采用同一總線。實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。n芯片尺寸小、引腳少，是位成本最低的固態(tài)存儲(chǔ)器。n芯片包含有失效塊。失效塊不會(huì)影響有效塊的性能，但設(shè)計(jì)者需要將失效塊在地址映像表中屏蔽起來。2022-2-2329NAND Flash結(jié)構(gòu)2022-2-2330NAND Flash結(jié)構(gòu)2022-2-2331NAND Flash操作nK9F1

19、208芯片有4096個(gè)Block，每個(gè)Block有32個(gè)Page，每個(gè)Page有528個(gè)Byte，Block是Nand Flash中最大的操作單元，擦除是以Block為單位完成的，而編程和讀取是以Page為單位完成的。因此，對(duì)NAND Flash的操作要形成以下三類地址：n塊地址（Block Address）；n頁地址（Page Address）；n頁內(nèi)地址（Column Address）；n由于NAND Flash的數(shù)據(jù)線和地址線是復(fù)用的，因此，在傳送地址時(shí)要用4個(gè)時(shí)鐘周期來完成。2022-2-2332NAND Flash寫塊操作流程2022-2-23332022-2-2334n5.2.1

20、存儲(chǔ)器接口方式存儲(chǔ)器接口方式n5.2.2 高速緩存機(jī)制高速緩存機(jī)制(CACHE) n5.2.3 存儲(chǔ)管理單元存儲(chǔ)管理單元(MMU)5.2 5.2 存儲(chǔ)系統(tǒng)機(jī)制存儲(chǔ)系統(tǒng)機(jī)制存儲(chǔ)器接口方式存儲(chǔ)器接口方式nSRAM型的全地址/數(shù)據(jù)總線接口：這種類型的地址線數(shù)目和片內(nèi)存儲(chǔ)單元數(shù)一一對(duì)應(yīng)，接口比較簡單。擁有此類接口的存儲(chǔ)器有SRAM、EPROM、EEPROM、Nor Flash等。nDRAM型動(dòng)態(tài)存儲(chǔ)器接口：存儲(chǔ)單元需要定期地刷新。CPU與其接口的信號(hào)線除了有與SRAM相同的信號(hào)線外，還有RAS（行地址選擇）信號(hào)線和CAS（列地址選擇）信號(hào)線。一般和具有動(dòng)態(tài)存儲(chǔ)器控制器的CPU相連接。擁有此類接口的存儲(chǔ)

21、器有DRAM、SDRAM、DDR SDRAM等。n串行存儲(chǔ)器接口：與CPU以串行的方式傳送地址和數(shù)據(jù)，傳送速度相對(duì)較慢，多用于嵌入式系統(tǒng)的輔助存儲(chǔ)器。擁有此類接口的存儲(chǔ)器有Nor Flash、串行EEPROM、串行SRAM等。2022-2-23352022-2-2336q高速緩存控制器是微處理器用于控制訪問高速緩存及主存系統(tǒng)的橋梁，它處于微處理器和高速緩存及主存系統(tǒng)之間 q用于解決主存訪問速度與CPU處理速度不相匹配的一種部件（由集成于CPU芯片中的專門的高速存取電路實(shí)現(xiàn)）。q或用于解決輔存訪問速度與CPU處理速度不相匹配的一種部件（由主存的一部分實(shí)現(xiàn)）。q需要解決緩存內(nèi)容與原內(nèi)容不一致的問題

22、高速緩存機(jī)制高速緩存機(jī)制(CACHE)(CACHE) 高速緩存機(jī)制高速緩存機(jī)制(CACHE)(CACHE) 2022-2-2337微處理器高速緩存控制器高速緩存主存系統(tǒng)數(shù)據(jù)地址數(shù)據(jù)2022-2-2338存儲(chǔ)管理單元存儲(chǔ)管理單元(MMU)(MMU) n存儲(chǔ)管理單元（MMU）是集成在微處理器芯片內(nèi)部、專門管理外部存儲(chǔ)器總線的一部分硬件。主要用來完成虛實(shí)地址之間的轉(zhuǎn)換。目前，越來越多的微處理器芯片均帶有存儲(chǔ)管理單元（MMU）。MMU完成的主要功能有：p將主存地址從虛擬存儲(chǔ)空間映射到物理存儲(chǔ)空間。p存儲(chǔ)器訪問權(quán)限控制。p設(shè)置虛擬存儲(chǔ)空間的緩沖特性等。微處理器MMU主存邏輯地址物理地址數(shù)據(jù)輔助存儲(chǔ)器對(duì)換

23、MMU管理方式n分段方式：分段方式支持較大的、任意大小的內(nèi)存區(qū)域n分頁方式：分頁方式支持較小的、固定大小的內(nèi)存區(qū)域n段頁方式：段頁方式介于分段方式和分頁方式之間。等。每種方式都有其特點(diǎn)2022-2-2339分頁虛擬存儲(chǔ)管理n虛擬存儲(chǔ)空間分成一個(gè)個(gè)固定大小的頁，把物理主存儲(chǔ)的空間也分成同樣大小的一個(gè)個(gè)頁。通過查詢存放在主存中的頁表，來實(shí)現(xiàn)虛擬地址到物理地址的變換。2022-2-2340頁表第 i 頁基址邏輯地址拼接物理地址頁號(hào)偏移量2022-2-2341n5.3.1 S3C2410存儲(chǔ)空間存儲(chǔ)空間n5.3.2 S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)5.3 S3C24105.3 S3C2410

24、存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)S3C2410存儲(chǔ)空間存儲(chǔ)空間nS3C2410芯片采用的是ARM920T核，使用單一的平板地址空間.該地址空間的大小為232個(gè)8位字節(jié)，這些字節(jié)單元的地址是一個(gè)無符號(hào)的32位數(shù)值，其取值范圍為0到232-1。地址空間總共為4GB，其中，1GB地址空間用于支持外部存儲(chǔ)器的連接，另外的空間有一小部分用于I/O端口或部件的尋址，其他的地址空間沒有用到。2022-2-2342S3C2410存儲(chǔ)空間存儲(chǔ)空間2022-2-23431GB1GB1GB1GB（連接外部存儲(chǔ)器）未使用內(nèi)部控制寄存器0X0000 00000XFFFF FFFFS3C2410存儲(chǔ)空間存儲(chǔ)空間nS3C2410整個(gè)地址空

25、間（尋址范圍）為4GB。nS3C2410芯片可連接外部存儲(chǔ)器的可尋址空間是1GB。n有一部分地址微處理器內(nèi)部占用。用于控制寄存器和I/O端口使用。n有大部分地址空間未被使用或不能使用。2022-2-23442022-2-2345外部存儲(chǔ)器的可尋址空間S3C2410存儲(chǔ)空間存儲(chǔ)空間特點(diǎn)特點(diǎn)n支持小端大端模式（可通過軟件選擇）。n8個(gè)存儲(chǔ)塊中，6個(gè)用于SRAM或ROM，另2個(gè)用于SDRAM、SRAM、ROM。n8個(gè)存儲(chǔ)塊中，7個(gè)存儲(chǔ)塊有固定起始地址，1個(gè)存儲(chǔ)塊起始地址可變。n支持異步定時(shí)，可用nWAIT(等待)信號(hào)來擴(kuò)展外部存儲(chǔ)器的讀寫周期。n可編程的總線訪問寬度8/16/32位，但Bank0不能

26、通過軟件編程方式設(shè)置。n在SDRAM中支持自主刷新和省電模式。n所有存儲(chǔ)器Bank可編程訪問周期。n存儲(chǔ)器相關(guān)寄存器（見書）2022-2-23462022-2-2347存儲(chǔ)器的控制寄存器存儲(chǔ)器的控制寄存器內(nèi)存控制器為訪問外部存儲(chǔ)空間提供存儲(chǔ)器控制信號(hào)內(nèi)存控制器為訪問外部存儲(chǔ)空間提供存儲(chǔ)器控制信號(hào)， S3C2410X存儲(chǔ)器控制器共有存儲(chǔ)器控制器共有13個(gè)寄存器。個(gè)寄存器。寄存器寄存器地地 址址功功 能能操作操作復(fù)位值復(fù)位值BWSCON0 x48000000總線寬度和等待控制總線寬度和等待控制讀讀/寫寫0 x0BANKCON00 x48000004BANK0控制控制讀讀/寫寫0 x0700BANK

27、CON10 x48000008BANK1控制控制讀讀/寫寫0 x0700BANKCON20 x4800000CBANK2控制控制讀讀/寫寫0 x0700BANKCON30 x48000010BANK3控制控制讀讀/寫寫0 x0700BANKCON40 x48000014BANK4控制控制讀讀/寫寫0 x0700BANKCON50 x48000018BANK5控制控制讀讀/寫寫0 x0700BANKCON60 x4800001CBANK6控制控制讀讀/寫寫0 x18008BANKCON70 x48000020BANK7控制控制讀讀/寫寫0 x18008REFRESH0 x48000024SDRA

28、M刷新控制刷新控制讀讀/寫寫0 xAC0000BANKSIZE0 x48000028可變的組大小設(shè)置可變的組大小設(shè)置讀讀/寫寫0 x0MRSRB60 x4800002CBANK6模式設(shè)置模式設(shè)置讀讀/寫寫xxxMRSRB70 x48000030BANK7模式設(shè)置模式設(shè)置讀讀/寫寫xxx2022-2-23481、總線寬度和等待控制寄存器總線寬度和等待控制寄存器3130 29 28 27 26 25 24 23 22 21 20 19 18 17 16ST7 WS7DW7ST6 WS6DW6ST5 WS5DW5ST4 WS4DW415 14 13 12 11109876543210ST3 WS3D

29、W3ST2 WS2DW2ST1 WS1DW1XDW0XSTn：控制存儲(chǔ)器組：控制存儲(chǔ)器組n的的UB/LB引腳輸出信號(hào)引腳輸出信號(hào)。1：使：使UB/LB與與nBE3：0相連；相連；0：使：使UB/LB與與nWBE3：0相連相連WSn：使用：使用/禁用存儲(chǔ)器組禁用存儲(chǔ)器組n的的WAIT狀態(tài)狀態(tài)1：使能：使能WAIT；0：禁止：禁止WAITDWn：控制存儲(chǔ)器組：控制存儲(chǔ)器組n的數(shù)據(jù)線寬的數(shù)據(jù)線寬00：8位；位；01：16位；位；10：32位；位；11：保留：保留2022-2-2349Tacs：設(shè)置：設(shè)置nGCSn有效前地址的建立時(shí)間有效前地址的建立時(shí)間00：0個(gè)個(gè)；01：1個(gè)；個(gè)；10：2個(gè)；個(gè)；1

30、1：4個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期Tcos：設(shè)置：設(shè)置nOE有效前片選信號(hào)的建立時(shí)間有效前片選信號(hào)的建立時(shí)間00：0個(gè)個(gè)；01：1個(gè)；個(gè)；10：2個(gè)；個(gè)；11：4個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期Tacc：訪問周期：訪問周期000：1個(gè)；個(gè)；001：2個(gè)；個(gè)；010：3個(gè)；個(gè)；011：4個(gè)時(shí)鐘個(gè)時(shí)鐘100：6個(gè)：個(gè)：101：8個(gè)；個(gè)；110：10個(gè)；個(gè)；111：14個(gè)個(gè)15 14 13 12 11 109876543210TacsTcosTaccTcohTcahTacpPMC2、BANKn-存儲(chǔ)器組控制寄存器存儲(chǔ)器組控制寄存器（n=0-5）31 30 29 28 27 26 25 24 23 22 21 20 19

31、 18 17 162022-2-2350Tcoh：nOE無效后片選信號(hào)的保持時(shí)間無效后片選信號(hào)的保持時(shí)間00：0個(gè)個(gè)；01：1個(gè)；個(gè)；10：2個(gè)；個(gè)；11：4個(gè)時(shí)鐘個(gè)時(shí)鐘Tcah： nGCSn無效后地址信號(hào)的保持時(shí)間無效后地址信號(hào)的保持時(shí)間00：0個(gè)個(gè)；01：1個(gè)；個(gè)；10：2個(gè)；個(gè)；11：4個(gè)時(shí)鐘個(gè)時(shí)鐘Tacp：頁模式的訪問周期：頁模式的訪問周期00：2個(gè)個(gè)；01：3個(gè)；個(gè)；10：4個(gè)；個(gè)；11：6個(gè)時(shí)鐘個(gè)時(shí)鐘PMC：頁模式的配置，每次讀寫的數(shù)據(jù)數(shù)：頁模式的配置，每次讀寫的數(shù)據(jù)數(shù)00：1個(gè)個(gè)；01：4個(gè)；個(gè)；10：8個(gè)；個(gè)；11：16個(gè)個(gè)注：注：00為通常模式。為通常模式。注：紫色為實(shí)驗(yàn)箱上

32、的配置注：紫色為實(shí)驗(yàn)箱上的配置，其值為，其值為0 x07002022-2-2351MT：設(shè)置存儲(chǔ)器類型設(shè)置存儲(chǔ)器類型00：ROM或者或者SRAM，3：0為為Tacp和和PMC；11：SDRAM， 3：0為為Trcd和和SCAN； 01、10：保留保留Trcd：由行地址信號(hào)切換到列地址信號(hào)的延時(shí)時(shí)鐘數(shù)：由行地址信號(hào)切換到列地址信號(hào)的延時(shí)時(shí)鐘數(shù)00：2個(gè)時(shí)鐘；個(gè)時(shí)鐘；01：3個(gè)時(shí)鐘；個(gè)時(shí)鐘；10：4個(gè)時(shí)鐘個(gè)時(shí)鐘 SCAN：列地址位數(shù)：列地址位數(shù)00：8位；位；01：9位；位；10：10位位 14 13 12 11 109876543210TacsTcosTaccTcohTcahTacp/TrcdP

33、MC/SCAN3、BANK6/7-存儲(chǔ)器組存儲(chǔ)器組6/7控制寄存器控制寄存器3117 16 15保留保留MT2022-2-2352REFEN：刷新控制：刷新控制。1：使能刷新；使能刷新；0：禁止刷新：禁止刷新TREFMD：刷新方式：刷新方式。1：自刷新：自刷新0：自動(dòng)刷新自動(dòng)刷新Trp：設(shè)置：設(shè)置SDRAM行刷新時(shí)間行刷新時(shí)間（時(shí)鐘數(shù)）（時(shí)鐘數(shù)）00：2個(gè)時(shí)鐘；個(gè)時(shí)鐘；01：3個(gè)；個(gè)；10：3個(gè)；個(gè)；11：4個(gè)時(shí)鐘個(gè)時(shí)鐘Tsrc：設(shè)置：設(shè)置SDRAM行操作時(shí)間行操作時(shí)間（時(shí)鐘數(shù)）（時(shí)鐘數(shù)）00：4個(gè)時(shí)鐘；個(gè)時(shí)鐘；01：5個(gè)；個(gè)；10：6個(gè)；個(gè)；11：7個(gè)時(shí)鐘個(gè)時(shí)鐘注：注： SDRAM的行周期的

34、行周期= Trp + Tsrc。Refresh_count：刷新計(jì)數(shù)值：刷新計(jì)數(shù)值15 14 13 12 11 109876543210保保 留留Refresh_count4、REFRESH-刷新控制寄存器刷新控制寄存器3124232221 20 19 18 17 16保保 留留REFEN TREFMDTrpTsrc保留保留2022-2-2353Refresh_count：刷新計(jì)數(shù)器值：刷新計(jì)數(shù)器值計(jì)算公式：計(jì)算公式：刷新周期刷新周期=（211- Refresh_count+1）/HCLK例子：設(shè)刷新周期例子：設(shè)刷新周期=15.6s，HCLK=60MHz則則刷新計(jì)數(shù)器值刷新計(jì)數(shù)器值=211+1

35、-6015.6=11131113=0 x459=0b100010110012022-2-2354高高24位未用。位未用。BURST_EN：ARM突發(fā)操作控制突發(fā)操作控制0：禁止突發(fā)操作；：禁止突發(fā)操作；1：可突發(fā)操作：可突發(fā)操作SCKE_EN：SCKE使能控制使能控制SDRAM省電模式省電模式0：關(guān)閉省電模式；：關(guān)閉省電模式；1：使能省電模式：使能省電模式SCLK_EN：SCLK省電控制省電控制，使其只在，使其只在SDRAM訪問周期內(nèi)訪問周期內(nèi)使能使能SCLK0：SCLK一直有效；一直有效；1：SCLK只在訪問期間有效只在訪問期間有效BK76MAP：控制：控制BANK6/7的大小及映射的大小及

36、映射76543210BURST_ENXSCKE_EN SCLK_ENXBK76MAP5、BANKSIZE-BANK6/7組大小控制寄存器組大小控制寄存器2022-2-2355BK76MAP：控制：控制BANK6/7的大小及映射的大小及映射100：2MB；101：4MB；110：8MB 111：16MB；000：32MB；001：64MB010：128MB2022-2-2356WBL：突發(fā)寫的長度：突發(fā)寫的長度。0：固定長度；：固定長度；1：保留：保留TM：測試模式：測試模式。00：模式寄存器集；其它保留：模式寄存器集；其它保留CL：列地址反應(yīng)時(shí)間：列地址反應(yīng)時(shí)間000：1個(gè)時(shí)鐘；個(gè)時(shí)鐘；010

37、：2個(gè)時(shí)鐘；個(gè)時(shí)鐘；011：3個(gè)時(shí)鐘；其它保留個(gè)時(shí)鐘；其它保留BT：猝發(fā)類型：猝發(fā)類型0：連續(xù)；：連續(xù)；1：保留：保留BL：猝發(fā)時(shí)間：猝發(fā)時(shí)間000：1個(gè)時(shí)鐘；其它保留個(gè)時(shí)鐘；其它保留6、MRSRB6/7-BANK6/7模式設(shè)置寄存器模式設(shè)置寄存器15 14 13 12 11 109876543210WBLTMCLBTBL2022-2-23572022-2-2358Nand Flash 控制器的寄存器控制器的寄存器寄存器寄存器地地 址址功功 能能操作操作復(fù)位值復(fù)位值NFCON0 x4E000000Nand Flash配置配置讀讀/寫寫-NFCMD0 x4E000004Nand Flash命令命

38、令讀讀/寫寫-NFADDR 0 x4E000008Nand Flash地址地址讀讀/寫寫-NFDATA 0 x4E00000CNand Flash數(shù)據(jù)數(shù)據(jù)讀讀/寫寫-NFSTAT0 x4E000010Nand Flash狀態(tài)狀態(tài)讀讀/寫寫-NFECC0 x4E000014Nand Flash糾錯(cuò)糾錯(cuò)讀讀/寫寫-2022-2-2359NFEN：NF控制器使能控制控制器使能控制0：禁止使用；：禁止使用；1：允許使用：允許使用IECC：初始化：初始化ECC編碼編碼/解碼器控制位解碼器控制位0：不初始化：不初始化ECC；1：初始化：初始化ECCNFCE：NF片選信號(hào)片選信號(hào)nFCE控制位持續(xù)時(shí)間設(shè)置控

39、制位持續(xù)時(shí)間設(shè)置0： nFCE為低有效；為低有效；0： nFCE為高無效為高無效TACLE：CLE/ALE持續(xù)時(shí)間設(shè)置值（持續(xù)時(shí)間設(shè)置值（0-7）持續(xù)時(shí)間持續(xù)時(shí)間 HCLK * (TACLS + 1)CLE/ALE ：命令：命令/地址鎖存允許地址鎖存允許151413 121110 9876543210NFENXIECC NFCETACLEXTWRPH0XPWRPH10-000-0-01、NFCON-Flash配置寄存器配置寄存器2022-2-2360TWRPH0：寫信號(hào)：寫信號(hào)持續(xù)時(shí)間設(shè)置值持續(xù)時(shí)間設(shè)置值（07）持續(xù)時(shí)間持續(xù)時(shí)間 HCLK * (TWRPH01) TWRPH1：寫信號(hào)無效后：寫

40、信號(hào)無效后CLE/ALE保保持時(shí)間設(shè)置值持時(shí)間設(shè)置值（07）持續(xù)時(shí)間持續(xù)時(shí)間 HCLK * (TWRPH11)15 14 13 12 11 109876543210保保 留留命令字命令字2、NFCMD-Flash命令寄存器命令寄存器2022-2-2361高高24位未用，低位未用，低8位為讀入或者寫出的數(shù)據(jù)位為讀入或者寫出的數(shù)據(jù)15 14 13 12 11 109876543210保保 留留地址值地址值3、NFADDR-Flash地址寄存器地址寄存器15 14 13 12 11 109876543210保保 留留輸入輸入/ /輸出數(shù)據(jù)輸出數(shù)據(jù)4、NFDATA-Flash數(shù)據(jù)寄存器數(shù)據(jù)寄存器高高2

41、4位未用，低位未用，低8位為位為Flash存儲(chǔ)器地址值存儲(chǔ)器地址值2022-2-2362RnB：Nand Flash存儲(chǔ)器狀態(tài)位存儲(chǔ)器狀態(tài)位0：存儲(chǔ)器忙；：存儲(chǔ)器忙；1：存儲(chǔ)器準(zhǔn)備好：存儲(chǔ)器準(zhǔn)備好15 14 13 12 11 109876543210保保 留留RnB5、NFSTAT-Flash狀態(tài)寄存器狀態(tài)寄存器15 14 13 12 11 109876543210錯(cuò)誤校正碼錯(cuò)誤校正碼#1#1錯(cuò)誤校正碼錯(cuò)誤校正碼#0#06、NFECC-Flash錯(cuò)誤校正碼寄存器錯(cuò)誤校正碼寄存器31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16保保 留留錯(cuò)誤校正碼錯(cuò)誤

42、校正碼#2#22022-2-2363S3C2410S3C2410啟動(dòng)方式啟動(dòng)方式n兩種啟動(dòng)方式：n非NAND Flash啟動(dòng)方式，S3C2410訪問0X0000 0000地址，因此，啟動(dòng)代碼應(yīng)該放在0X0000 0000地址上，BOOT ROM的總線寬度可以由OM1:0確定。nNAND Flash啟動(dòng)方式，此時(shí)，CPU將從NAND Flash中讀取代碼來啟動(dòng)。S3C2410S3C2410啟動(dòng)方式啟動(dòng)方式nBank0存儲(chǔ)塊可以外接SRAM類型的存儲(chǔ)器或者具有SRAM接口特性的ROM存儲(chǔ)器 (如NOR Flash)，其數(shù)據(jù)總線寬度應(yīng)設(shè)定為16位或32位中的一種。當(dāng)0號(hào)存儲(chǔ)塊作為ROM區(qū)，完成引導(dǎo)裝

43、入工作時(shí)(從0 x00000000啟動(dòng))，Bank0存儲(chǔ)塊的總線寬度應(yīng)在第一次訪問ROM前根據(jù)OM1、OM0在復(fù)位時(shí)的邏輯組合來確定2022-2-2364OM1OM0引導(dǎo)ROM數(shù)據(jù)的寬度00NANDFlash模式0116位1032位11測試模式2022-2-2365非NAND Flash啟動(dòng)方式設(shè)計(jì)EEPROM/FlashA21:0DQ7:0nWEnOEnCEEEPROM/FlashA21:0DQ7:0nWEnOEnCEEEPROM/FlashA21:0DQ7:0nWEnOEnCEEEPROM/FlashA21:0DQ7:0nWEnOEnCEDATA7:0DATA15:8DATA23:16DA

44、TA31:24nWBE3nWBE2nWBE1nWBE0S3C2410XOM1OM0ADDR24:2DATA31:0nGCS0nOEnWBE3:0VCC8位ROM/Flash設(shè)計(jì)32位BOOT ROM 2022-2-2366非NAND Flash啟動(dòng)方式設(shè)計(jì)用16位ROM設(shè)計(jì)16位BOOT ROM 2022-2-2367NAND Flash啟動(dòng)方式啟動(dòng)方式 S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)n與2片8位的ROM連接方法2022-2-2368S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)n與1片16位的ROM連接2022-2-2369S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)n與2片8位FLA

45、SH的連接方法2022-2-2370S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)n與1片16M的SDRAM的連接方法2022-2-2371S3C2410存儲(chǔ)器接口設(shè)計(jì)存儲(chǔ)器接口設(shè)計(jì)n與2片16M的SDRAM的連接方法2022-2-2372I/O接口的編址方式端口映射2022-2-23731）I/O接口獨(dú)立編址端口映射方式n這種編址方式是將存儲(chǔ)器地址空間和I/O接口地址空間分開設(shè)置，互不影響。設(shè)有專門的輸入指令（IN）和輸出指令（OUT）來完成I/O操作。I/O設(shè)備10X00000XFFFFI/O設(shè)備2I/O地址空間0X0000系統(tǒng)地址空間0XFFFF主要優(yōu)點(diǎn)：主要優(yōu)點(diǎn)：內(nèi)存地址空間與內(nèi)存地址空間

46、與I/OI/O接口地址空間分開，互不影響，譯碼電接口地址空間分開，互不影響，譯碼電路較簡單，并設(shè)有專門的路較簡單，并設(shè)有專門的I/OI/O指令，所以編程序易于區(qū)分，且執(zhí)行時(shí)間指令，所以編程序易于區(qū)分，且執(zhí)行時(shí)間短，快速性好。短，快速性好。缺點(diǎn)：缺點(diǎn)：只用只用I/OI/O指令訪問指令訪問I/OI/O端口，功能有限且要采用專用端口，功能有限且要采用專用I/OI/O周期和專周期和專用用I/OI/O控制線，使微處理器復(fù)雜化?？刂凭€，使微處理器復(fù)雜化。I/O接口的編址方式內(nèi)存映射2022-2-23741）2）I/O接口與存儲(chǔ)器統(tǒng)一編址方式內(nèi)存映射n這種編址方式不區(qū)分存儲(chǔ)器地址空間和I/O接口地址空間，把

47、所有的I/O接口的端口都當(dāng)作是存儲(chǔ)器的一個(gè)單元對(duì)待，每個(gè)接口芯片都安排一個(gè)或幾個(gè)與存儲(chǔ)器統(tǒng)一編號(hào)的地址號(hào)。也不設(shè)專門的輸入/輸出指令，所有傳送和訪問存儲(chǔ)器的指令都可用來對(duì)I/O接口操作。I/O設(shè)備10X00000XFFFFI/O設(shè)備2保留I/O地址空間I/O設(shè)備硬件系統(tǒng)地址空間應(yīng)用使用地址空間應(yīng)用使用地址空間主要優(yōu)點(diǎn)：主要優(yōu)點(diǎn)：訪問內(nèi)存的指令都可用于訪問內(nèi)存的指令都可用于I/OI/O操作，數(shù)據(jù)處理功能強(qiáng)；同時(shí)操作，數(shù)據(jù)處理功能強(qiáng)；同時(shí)I/OI/O接口可與存儲(chǔ)器部分共用譯碼和控制電路。接口可與存儲(chǔ)器部分共用譯碼和控制電路。缺點(diǎn)：缺點(diǎn)：一是一是I/OI/O接口要占用存儲(chǔ)器地址空間的一部分；二是因不

48、用專門接口要占用存儲(chǔ)器地址空間的一部分；二是因不用專門的的I/OI/O指令，程序中較難區(qū)分指令，程序中較難區(qū)分I/OI/O操作。操作。 2022-2-23755.4 S3C2410 I/O5.4 S3C2410 I/O端口端口內(nèi)存映射nS3C2410有117個(gè)有復(fù)用功能的I/O端口引腳：nPortA (GPA) 23個(gè)輸出端口；nPortB (GPB) 11個(gè)I/O端口；nPortC (GPC) 16個(gè)I/O端口；nPortD (GPD) 16個(gè)I/O端口；nPortE (GPE) 16個(gè)I/O端口；nPortF (GPF) 8個(gè)I/O端口；nPortG (GPG) 16個(gè)I/O端口；nPor

49、tH (GPH) 11個(gè)I/O端口；2022-2-2376端口寄存器及引腳配置端口寄存器及引腳配置每一個(gè)端口都有每一個(gè)端口都有4個(gè)寄存器，它們是：引腳配個(gè)寄存器，它們是：引腳配置寄存器、數(shù)據(jù)寄存器、引腳上拉寄存器等。置寄存器、數(shù)據(jù)寄存器、引腳上拉寄存器等。Register Address R/W Description Reset Value GPXCON0 x560000 x0 R/W 端口端口X配置寄存器配置寄存器 X GPXDAT 0 x560000 x4 R/W 端口端口X數(shù)據(jù)寄存器數(shù)據(jù)寄存器X GPXUP0 x560000 x8 R/W 端口端口X上拉寄存器上拉寄存器X RESERV

50、ED0 x560000 xC R/W 端口端口X保留寄存器保留寄存器-2022-2-2377GPADAT寄存器為準(zhǔn)備輸出的數(shù)據(jù)寄存器為準(zhǔn)備輸出的數(shù)據(jù)其值為其值為23位位22：0注意注意： （1）當(dāng)當(dāng)A口引腳配置為非輸出功能時(shí)，其輸出無意義；口引腳配置為非輸出功能時(shí)，其輸出無意義； （2）從）從引腳輸入沒有意義。引腳輸入沒有意義。1、端口、端口A寄存器及引腳配置寄存器及引腳配置Register Address R/W Description Reset Value GPACON0 x56000000 R/W 端口端口A引腳配置寄存器引腳配置寄存器 0 x7FFFFF GPADAT 0 x5600

51、0004 R/W 端口端口A數(shù)據(jù)寄存器數(shù)據(jù)寄存器- RESERVED 0 x56000008 -端口端口A保留寄存器保留寄存器- RESERVED 0 x5600000C-端口端口A保留寄存器保留寄存器-2022-2-23781、端口、端口A寄存器及引腳配置寄存器及引腳配置位號(hào)位號(hào) 位位 名名 位值位值:0 1位號(hào)位號(hào) 位位 名名 位值位值:0 122GPA22輸出輸出nFCE10GPA10輸出輸出ADDR2521GPA21輸出輸出nRSTOUT9GPA9輸出輸出ADDR2420GPA20輸出輸出nFRE8GPA8輸出輸出ADDR2319GPA19輸出輸出nFWE7GPA7輸出輸出ADDR22

52、18GPA18輸出輸出ALE6GPA6輸出輸出ADDR2117GPA17輸出輸出CLE5GPA5輸出輸出ADDR2016GPA16輸出輸出nGCS54GPA4輸出輸出ADDR1915GPA15輸出輸出nGCS43GPA3輸出輸出ADDR1814GPA14輸出輸出nGCS32GPA2輸出輸出ADDR1713GPA13輸出輸出nGCS21GPA1輸出輸出ADDR1612GPA12輸出輸出nGCS10GPA0輸出輸出ADDR011GPA11輸出輸出ADDR26FCE:Flash片選片選2022-2-2379GPBDAT-為準(zhǔn)備輸出或輸入的數(shù)據(jù)為準(zhǔn)備輸出或輸入的數(shù)據(jù)其值為其值為11位位10：0GPBU

53、P-端口端口B上拉寄存器，位上拉寄存器，位10：0有意義。有意義。 0：對(duì)應(yīng)引腳設(shè)置為上拉：對(duì)應(yīng)引腳設(shè)置為上拉1：無上拉功能：無上拉功能注意注意： 當(dāng)當(dāng)B口引腳配置為非輸入口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。輸出功能時(shí)，其寄存器中的值沒有意義。2、端口、端口B寄存器及引腳配置寄存器及引腳配置Register Address R/W Description Reset Value GPBCON0 x56000010 R/W 端口端口B引腳配置寄存器引腳配置寄存器 0 x0 GPBDAT 0 x56000014 R/W 端口端口B數(shù)據(jù)寄存器數(shù)據(jù)寄存器- GPBUP0 x5600

54、0018 R/W 端口端口B上拉寄存器上拉寄存器0 x0RESERVED 0 x5600001C- 端口端口B保留寄存器保留寄存器-2022-2-2380端口端口B引腳配置寄存器引腳配置寄存器位號(hào)位號(hào)位位 名名 位值位值:00 01 10 1121,20GPB10輸入輸入輸出輸出nXDREQ0Reserved19,18GPB9輸入輸入輸出輸出nXDACK0Reserved17,16GPB8輸入輸入輸出輸出nXDREQ1Reserved15,14GPB7輸入輸入輸出輸出nXDACK1Reserved13,12GPB6輸入輸入輸出輸出nXBACKReserved11,10GPB5輸入輸入輸出輸出n

55、XBREQReserved9,8GPB4輸入輸入輸出輸出TCLK0Reserved7,6GPB3輸入輸入輸出輸出TOUT3Reserved5,4GPB2輸入輸入輸出輸出TOUT2Reserved3,2GPB1輸入輸入輸出輸出TOUT1Reserved1,0GPB0輸入輸入輸出輸出TOUT0Reserved2022-2-2381GPCDAT-為準(zhǔn)備輸出或輸入的數(shù)據(jù)為準(zhǔn)備輸出或輸入的數(shù)據(jù)其值為其值為16位位15：0GPCUP-端口端口C上拉寄存器，位上拉寄存器，位15：0有意義。有意義。 0：對(duì)應(yīng)引腳設(shè)置為上拉：對(duì)應(yīng)引腳設(shè)置為上拉1：無上拉功能：無上拉功能注意注意： 當(dāng)當(dāng)C口引腳配置為非輸入口引腳

56、配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。輸出功能時(shí)，其寄存器中的值沒有意義。3、端口、端口C寄存器及引腳配置寄存器及引腳配置Register Address R/W Description Reset Value GPCCON0 x56000020 R/W 端口端口C引腳配置寄存器引腳配置寄存器 0 x0 GPCDAT 0 x56000024 R/W 端口端口C數(shù)據(jù)寄存器數(shù)據(jù)寄存器- GPCUP0 x56000028 R/W 端口端口C上拉寄存器上拉寄存器0 x0RESERVED 0 x5600002C- 端口端口C保留寄存器保留寄存器-2022-2-2382端口端口C引腳配置寄存器

57、引腳配置寄存器位號(hào)位號(hào) 位位 名名位位 值值位號(hào)位號(hào) 位名位名位位 值值000110110001101131,30 GPC15 輸入輸入 輸出輸出 VD7保留保留 15,14 GPC7 輸入輸入 輸出輸出 LCDVF2 保留保留29,28 GPC14 輸入輸入 輸出輸出 VD6保留保留 13,12 GPC6 輸入輸入 輸出輸出 LCDVF1 保留保留27,26 GPC13 輸入輸入 輸出輸出 VD5保留保留 11,10 GPC5 輸入輸入 輸出輸出 LCDVF0 保留保留25,24 GPC12 輸入輸入 輸出輸出 VD4保留保留9,8 GPC4 輸入輸入 輸出輸出VM保留保留23,22 GPC

58、11 輸入輸入 輸出輸出 VD3保留保留7,6 GPC3 輸入輸入 輸出輸出VFRAME保留保留21,20 GPC10 輸入輸入 輸出輸出 VD2保留保留5,4 GPC2 輸入輸入 輸出輸出VLINE保留保留19,18 GPC9 輸入輸入 輸出輸出 VD1保留保留3,2 GPC1 輸入輸入 輸出輸出VCLK保留保留17,16 GPC8 輸入輸入 輸出輸出 VD0保留保留1,0 GPC0 輸入輸入 輸出輸出VEND保留保留2022-2-2383GPDDAT-為準(zhǔn)備輸出或輸入的數(shù)據(jù)為準(zhǔn)備輸出或輸入的數(shù)據(jù)其值為其值為16位位15：0GPDUP-端口端口D上拉寄存器，位上拉寄存器，位15：0有意義。有

59、意義。 0：對(duì)應(yīng)引腳設(shè)置為上拉：對(duì)應(yīng)引腳設(shè)置為上拉1：無上拉功能：無上拉功能初始化時(shí)，初始化時(shí)，15：12無上拉功能，而無上拉功能，而11：0有上拉有上拉注意注意： 當(dāng)當(dāng)D口引腳配置為非輸入口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。輸出功能時(shí)，其寄存器中的值沒有意義。4、端口、端口D寄存器及引腳配置寄存器及引腳配置Register Address R/W Description Reset Value GPDCON0 x56000030 R/W 端口端口D引腳配置寄存器引腳配置寄存器 0 x0 GPDDAT 0 x56000034 R/W 端口端口D數(shù)據(jù)寄存器數(shù)據(jù)寄存器- GPD

60、UP0 x56000038 R/W 端口端口D上拉寄存器上拉寄存器0 xF000RESERVED 0 x5600003C- 端口端口D保留寄存器保留寄存器-2022-2-2384端口端口D引腳配置寄存器引腳配置寄存器位號(hào)位號(hào) 位位 名名位位 值值位號(hào)位號(hào) 位名位名位位 值值000110110001101131,30GPD15 輸入輸入 輸出輸出 VD23 nSS0 15,14 GPD7 輸入輸入輸出輸出 VD15 保留保留29,28GPD14 輸入輸入 輸出輸出 VD22 nSS1 13,12 GPD6 輸入輸入輸出輸出 VD14 保留保留27,26GPD13 輸入輸入 輸出輸出 VD21 保