第12章集成邏輯門電路

1、 12.1 晶體管晶體管晶體管邏輯門電路晶體管邏輯門電路 12.2 CMOS門電路門電路 本章小結本章小結 12.1 12.1 晶體管晶體管晶體管邏輯門電路晶體管邏輯門電路 12.1.1 TTL12.1.1 TTL與非門與非門 1.管腳排列及邏輯功能演示 四2輸入與非門電路7400的管腳排列如圖12.1（a）所示，演示電路如圖12.1（b）所示。 (a) 引腳圖 (b) 邏輯功能演示圖 圖12.1 7400四2輸入與非門 根據(jù)演示電路可知：1Y 輸出為0（相應發(fā)光二極管不發(fā)光）、2Y 輸出為1（相應發(fā)光二極管發(fā)光）、3Y 輸出為1（相應發(fā)光二極管發(fā)光）、4Y 輸出為0（相應發(fā)光二極管不發(fā)光）。

2、 2.電路組成 標準TTL與非門電路如圖12.2所示。圖（a）為內部電路，圖（b）為邏輯符號。圖12.2 標準TTL與非門電路電路由三部分組成： 輸入級輸入級：由多發(fā)射極晶體管VT1和電阻R1組成。它實現(xiàn)與邏輯關系。 中間級中間級：由VT2和R2、R3組成。分別在VT2集電極和發(fā)射極獲得兩個相位相反的信號，驅動下一級電路。 輸出級輸出級：由VT3、VT4、VT5和R4、R5組成。VT3、VT4組成射極跟隨器電路，同時與VT5組成推挽電路，提高電路帶負載能力。 3.電路功能分析 當電路輸入全部為高電平時，輸出為低電平，當電路輸入全部為高電平時，輸出為低電平，也稱電路處于開啟狀態(tài)；輸入中有一個或一

3、個以上輸入中有一個或一個以上為低電平時，電路輸出為高電平，也稱電路處于關為低電平時，電路輸出為高電平，也稱電路處于關閉狀態(tài)。閉狀態(tài)。它們之間的邏輯關系為：ABCF 在不同的情況下，電路中各管工作狀態(tài)見表12.1所示。 表12.1 標準TTL與非門電路各管工作狀態(tài)輸 入輸出VT1VT2VT3VT4VT5全為高電平低電平倒置運用飽和微通截止飽和有一個或以上為低電平高電平深飽和截止導通導通截止 4. 4.電路傳輸特性及主要參數(shù)電路傳輸特性及主要參數(shù) （1）電壓傳輸特性 圖12.4為測量電路及相應電壓傳輸特性曲線。圖12.4 TTL與非門電壓傳輸特性 電壓傳輸特性曲線分為AB，BC，CD，DE四段。

4、AB段，稱為傳輸特性曲線的截止區(qū)。 BC段，稱為傳輸特性曲線的線性區(qū)。 CD段，稱為傳輸特性曲線的轉折區(qū)。 DE段，稱為傳輸特性曲線的飽和區(qū)。 （2）主要參數(shù) a.輸出高、低電平UOH、UOL b.閾值電壓UTH 指對應于電壓傳輸特性曲線轉折區(qū)的輸入電壓，是輸出高、低電平的分界線，一般用轉折區(qū)中點對應的輸入電壓表示，約為1.4V。 c.關門電平UOFF、開門電平UON 在保證輸出電平為額定高電平（3.6V）90%的條件下，允許的最大輸入低電平，稱為關門電平UOFF；在保證輸出為額定低電平（0.35V）的條件下，允許的最小輸入高電平，稱為開門電平UON。 d.輸入信號噪聲容限 噪聲容限是指保證T

5、TL與非門完成正常邏輯功能的情況下，電路所允許在輸入信號上疊加噪聲電壓的幅度。 輸入低電平噪聲容限 UNL ：保證輸出為標準高電平時,允許輸入低電平UIL上疊加的最大正向噪聲電壓值。 UNL=UOFFUIL UNL越大,說明與非門輸入低電平時抗正向干擾能力越強。 輸入高電平噪聲容限UNL：保證輸出為標準低電平時,允許輸入高電平UIH上疊加的最大負向噪聲電壓值。 UNH=UIHUON UNH越大,說明與非門輸入高電平時抗負向干擾能力越強。 12.1.2 12.1.2 其他類型的其他類型的TTLTTL門電路門電路 1.OC門 將多個門電路的輸出端并聯(lián)起來得到的邏輯關系， 稱為線邏輯，包括線與和線或

6、。這種電路結構的特點是節(jié)省組件、減少傳輸延遲和功耗。 OC門是一種能夠實現(xiàn)線與邏輯的電路。 OC與非門電路的特點是將原TTL與非門電路中的 V5管集電極開路，并取消集電極電阻。所以，使用OC 門時，為保證電路正常工作，必須外接一個電阻RL與電源+VCC相連，稱為上拉電阻。如圖12.5所示。(a) 內部結構 (b)外接電路圖12.5 OC與非門電路 兩個OC門電路并聯(lián)在一起，可以完成“線與”邏輯功能，如圖12.6所示。 圖12.6 OC門的線與 由圖12.6知：輸出F與輸入A、B、C、D之間的邏輯關系為: F =CDABCDAB 2.三態(tài)門 三門態(tài)門，也叫TSL門， 它除了輸出高電平、低電平兩種

7、低阻狀態(tài)外，還增加了第三種輸出狀態(tài)：高阻狀態(tài)，也稱作禁止狀態(tài)、開路狀態(tài)。 （1）電路組成及工作原理 圖12.7所示為三態(tài)輸出與非門電路，其中（a）為內部電路，（b）為邏輯符號。 圖12.7 三態(tài)輸出與非門電路 C=1時,二極管VD截止，電路實現(xiàn)正常與非功能，即 ； C=0時，uB1=0.3V+0.7V=1V，VT2和VT5截止，同時由于二極管VD導通，使得VT2的集電極電位UC2=0.3V +0.7V=1V，使VT3導通、VT4截止，輸出呈現(xiàn)高阻狀態(tài)。將C稱為控制端或使能端。這是一種控制端為高電平有效的電路。ABF 另外一種電路是當控制端 =0時，電路實現(xiàn)與非功能， ，當C=1時，輸出端對地呈

8、現(xiàn)高阻狀態(tài)，其邏輯符號如圖所示。ABF C (2) 三態(tài)門電路的應用 三態(tài)門電路可以實現(xiàn)同一條傳輸線上分時傳遞幾個門電路信號，如圖12.8所示。圖12.8 三態(tài)門實現(xiàn)分時傳遞信號 利用三態(tài)門還可以實現(xiàn)信號雙向傳輸。見圖12.9所示。圖12.9 三態(tài)門雙向傳輸信號 當C =1時，門G1正常工作，門G2處于高阻狀態(tài)，信號經(jīng)門G1送至傳輸線上； 當C =0時，門G2正常工作，門G1處于高阻狀態(tài)，傳輸線上的信號經(jīng)門G2反相后輸出，從而實現(xiàn)了數(shù)據(jù)的雙向傳輸。 12.1.3 TTL12.1.3 TTL門電路使用注意事項及其電路型號門電路使用注意事項及其電路型號 1.注意事項 （1）電源和地 一般對電源的變

9、化范圍應控制在+VCC（+5V）的10%以內，即5V0.5V；對要求嚴格的電源，應控制在VCC的0.25%變化范圍內。 為了保證系統(tǒng)正常工作，必須保證電路接地的良好性。 （2）電路外引線端的連接 正確辨別電路的電源端和接地端，不能接錯，否則將燒毀電路。 各輸入端不能直接與高于5.5V或低于0.5V的內阻電源連接，否則會產生較大電流而燒毀電路。 輸出端應通過電阻與低內阻電源連接。 輸出端接有較大容性負載時，應串入電阻，防止電路在接通瞬間，產生較大沖擊電流損壞電路。 除具有OC結構和三態(tài)結構的電路之外，不允許電路輸出端并聯(lián)使用。 （3）多余輸入端的處理 門電路多余輸入端的處理辦法如圖12.10所示

10、。圖12.10 與非門、或非門電路多余輸入端的處理 2.TTL門電路的型號 TTL集成電路按國際通用標準，依工作溫度不同，分為TTL54系列（-55125）和TTL74系列（07）。每一系列按工作速度、功耗的不同，又可分為通用系列（標準系列）、H系列（高速TTL）、L系列（低功耗TTL）、S系列（肖特基TTL）和LS系列（低功耗肖特基），以及ASTTL（先進肖特基）、ASLTTL（先進低功耗肖特基）和FASTTTL（先童先進肖特基）等八個集成電路系列。 國產TTL集成電路共有五個系列，其中有四個系列是主要產品系列，它們是T1000、T2000、T3000、T4000系列。T1000系列相當于國

11、際SN54/7通用系列；T2000系列相當于國際SN54H/74H高速系列；T3000系列相當于國際SN54S/74S肖特基系列；T4000系列相當于國際SN54LS/74LS低功耗肖特基。這四個主要系列的重要差別反映在典型門的平均傳輸延長時間和平均功耗上。uTTL與非門電路電壓傳輸特性分為幾個區(qū)域？uOC門在電路結構上有什么特點？u三態(tài)門電路有哪三種輸出狀態(tài)？u54/74系列產品主要包括哪幾類？返回思考題思考題 PMOS電路。由P溝道MOS管構成，制造工藝簡單，但工作速度較低。 NMOS電路。由N溝道MOS管構成，制造工藝較復雜，工作速度優(yōu)于PMOS電路。 CMOS電路。由NMOS管和PMO

12、S管構成的互補對稱型MOS電路。 12.2 CMOS12.2 CMOS門電路門電路 12.2.1 CMOS12.2.1 CMOS門電路門電路 1.CMOS1.CMOS反相器反相器 （1）電路組成 CMOS反相器電路如圖12.11所示。 圖12.11 CMOS反相器 （2）工作原理 當輸入電壓uI為低電平0V時，VT1截止，等效為一個大電阻ROFF，VT2導通，等效為一個較小的電阻RON，見圖12.11（b）。此時的輸出電壓約為：DDDDONOFFOFFVVRRRuo 當輸入電壓uI為高電平VDD時，類似于上面的分析過程，參考圖12.11（c）可得：DDDDONOFFONVVRRRuo 在實際的

13、CMOS電路中，由于MOS管柵極與溝道間的SiO2介質層易被擊穿，因此需在電路中加保護措施，如圖12.12所示。圖12.12 實際CMOS反相器電路 (3)電壓傳輸特性 在圖12.12所示反相器電路中，設 ,且 CMOS反相器的電壓傳輸特性見圖12.13所示。IupthGSNthGSDDUUV)()(PthGSNthGSUU)()(圖12.13 CMOS反相器電壓傳輸特性 根據(jù)CMOS反相器的電壓傳輸特性可知，它接近于理想的開關，可使電路獲得更大的輸入噪聲容限。 2.傳輸門與模擬開關 （1）傳輸門 CMOS傳輸門是由PMOS管與NMOS管并聯(lián)互補構成的基本單元電路，其基本結構與邏輯符號見圖12

14、.14所示。圖12.14 CMOS傳輸門 當C=0， =VDD時，NMOS管、PMOS管均截止，輸入、輸出間呈現(xiàn)高阻狀態(tài)，輸入與輸出隔離，傳輸門不能傳遞信號。 當C=VDD， =0時，設輸入信號在0VDD之間變化時，兩只管子中總有一個處于導通狀態(tài)，輸入、輸出間呈現(xiàn)低阻狀態(tài)，傳輸門導通，uO=uI。 由于MOS管“漏極”與“源極”在結構上具有對稱性，它們可以互換使用，使傳輸門的輸入端與輸出端也可以互換，即傳輸門是一種可逆的雙向器件。CC （2）模擬開關 電路如圖12.15所示。圖12.15 CMOS模擬開關 圖中，VT1、VT2構成反相器，VT3、VT4構成傳輸門。 當控制端C = VDD時，傳

15、輸門導通，uO=uI。 C = 0時，傳輸門截止，不能傳遞信號。 模擬開關也是雙向的。 12.2.2 CMOS12.2.2 CMOS門電路使用注意事項及命名方法門電路使用注意事項及命名方法 1.注意事項 （1）操作規(guī)則 在防靜電材料中存貯和運輸。最好使用金屬屏蔽層作為包裝材料。 需要矯直引線或手工焊接時，所使用的設備應接地良好。進行操作人員的服裝應不產生靜電。 對電路進行調試時，應先接通線路板電源，后接信號源電源；斷電時應相反。電源接通期間，禁止將器件從測試座上拔出或插入。 （2）輸入規(guī)則 輸入信號電壓應控制在VSS VDD之間。 輸入端接低內阻信號源時，應在輸入端與信號源之間串接限流電阻。

16、輸入端接大電容時，為防止電容放電形成較大的瞬時電流，也應在輸入端與電容之間串接限流電阻。舉例如圖12.16所示。圖12.16 輸入端接大電容時的保護 與TTL門電路不同，CMOS門電路多余輸入端禁止懸空，多余的與輸入端接VDD或高電平；多余的或輸入端接VSS或低電平，也可通過電阻接地。此外，多余的輸入端還可以與其他輸入端并聯(lián)使用，但這樣會影響信號的傳輸速度。 （3）輸出規(guī)則 除具有OC結構和三態(tài)輸出結構的門電路之外，禁止將輸出端并聯(lián)使用。 禁止輸出端直接與VDD或VSS連接。 為增加CMOS電路的驅動能力，同一芯片上的CMOS門允許并聯(lián)在一起使用。不在同一芯片上的門電路不允許這樣使用。 （4）

17、電源規(guī)則 CMOS門電路的電源極性不能接反，否則將會造成集成電路的永久損壞。 電源電壓應保持在最大極限電壓范圍之內。電源電壓越高，電路抗干擾能力就越強，允許的工作頻率越高，但功耗會相應增大。 （5）防止產生鎖定效應 鎖定效應，也叫可控硅效應，是CMOS電路的一個特有問題。發(fā)生鎖定效應會造成器件永久損壞。它是由于對器件使用不當或受外界原因激發(fā)后，導致電源電壓劇增，損壞器件。為防止發(fā)生鎖定效應： VDD VDD(BR)； 在電源上加“去耦”電路，防止VDD出現(xiàn)瞬時高壓； 在VDD與外電源之間加上限流電阻，保護器件； 調試電時注意接通與關閉電源的順序。 2.命名方法 CMOS門電路的型號命名方法見附

18、錄12所示。 12.2.3 12.2.3 接口電路接口電路 接口電路是驅動門與負載門之間的連接電路。作用是配合驅動門和負載門，使驅動門的輸出滿足負載門輸入的要求，即滿足負載門要求的驅動能力。 在TTL門電路驅動CMOS 門電路，或者CMOS驅動TTL時，應滿足對驅動門和負載門的要求，其滿足的條件如表12.3所示：表12.3 驅動門輸出與負載門輸入之間應滿足的關系驅動門負載門輸出低電平的最大值UOLmax小于小于輸入低電平的最大值UILmax輸出高電平的最小值UOHmin大于大于輸入高電平的最小值UIHmin輸出低電平時電流的最小值IOLmin大于大于n輸入低電平時電流的最大值IILmax輸出高

19、電平時電流的最小值IOHmin大于大于n輸入高電平時電流的最大值IIHmax 幾種常見TTL與CMOS門電路的輸入、輸出參數(shù)見表12.4所示。表12.4 常見TTL，CMOS門電路輸入、輸出參數(shù)電路種類參數(shù)TTL74系列TTL74LS系列CMOS4000系列高速CMOS74HC系列高速CMOS74HCT系列UOHmin（V）2.42.74.64.44.4UOLmax（V）0.40.50.050.10.1UIHmin（V）223.53.52UILmax（V）0.80.81.510.8IOHmax（mA）0.40.40.5144IOLmax（mA）1680.5144IIHmax（A）40200.1

20、0.10.1IILmax（mA）1.60.40.110-30.110-30.110-3 1.TTL驅動CMOS TTL門電路驅動CMOS門電路，應重點考慮如何提高TTL電路輸出高電平的值，使之至少達到3.5V以上，以滿足CMOS對UIH的要求?？梢圆扇∫韵麓胧?（1）在TTL與CMOS之間附加一個上拉電阻R，只要R的阻值不是非常大，將起到提升TTL輸出高電平的作用。如圖12.17所示。圖12.17 接入電阻R提升TTL輸出高電平 （2）由于CMOS門電路電源電壓范圍較寬，當其電壓值較高時，CMOS門電路對輸入高電平的要求將超過TTL門電路輸出能夠達到的范圍。此時，應使用OC門作為驅動門電路。見圖12.18所示。圖12.18 OC門作