哈工大計算機組成原理試卷1及答案

1、哈工大學(xué)年秋季學(xué)期計算機組成原理試題、填空（12分）1 .某浮點數(shù)基值為2,階符1位，階碼3位，數(shù)符1位，尾數(shù)7位， 階碼和尾數(shù)均用補碼表示，尾數(shù)采用規(guī)格化形式，用十進制數(shù)寫 出它所能表示的最大正數(shù),非0最小正 數(shù),最大負數(shù),最 小負數(shù)。2 .變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提 供,指令提供;而在變址尋址中，變址 寄存器提供，指令提供。3 .影響流水線性能的因素主要反映在 和兩個方面。4 .設(shè)機器數(shù)字長為16位（含1位符號位）。若1次移位需10ns, 一 次加法需10ns,則補碼除法需 時間，補碼BOOTH 算法最多需要 時間。5 . CPU從主存取出一條指令并執(zhí)行該指令的

2、時間 叫,它通常包含若干個 ,而 后者又包含若干個。組成 多級時序系統(tǒng)。、名詞解釋（8分）1 .微程序控制2 .存儲器帶寬3 . RISC4 .中斷隱指令及功能三、簡答(18分)1 .完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作2 .設(shè)主存容量為1MB Cache容量為16KB,每字塊有16個字，每字32位(1)若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。(2)若Cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。屏蔽字0 12 3 43 .某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為 L0,L1,L2,L3,L4 ,現(xiàn)要求優(yōu)先順序改 為L3,L2,L4

3、,L0,L1 ,寫出各中斷源的屏蔽字。中斷源L0L1L2L3L44 .某機主存容量為4MX 16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備120種操作操作碼位數(shù)固定，且具有直接、間接、立即、相對四種尋址方式。(1)畫出一地址指令格式并指出各字段的作用；(2)該指令直接尋址的最大范圍；(3) 一次問址的尋址范圍；(4)相對尋址的尋址范圍。四、(6分)設(shè)階碼取3位，尾數(shù)取6位(均不包括符號位)，按浮點補碼運算規(guī)則5 94/Il、1計算2 + 2()1616(8分)五、畫出DMRT式接口電路的基本組成框圖，并說明其工作過程(以輸入設(shè)備為例)六、(10分)設(shè)CPU#有16根地址線，8根數(shù)據(jù)線，并

4、用MREQ作訪存控制信號，用R/W作讀寫控制信號，現(xiàn)有下列存儲芯片：RAM 1KX 8 位、2Kx 4 位、4Kx 8 位ROM 2Kx 8 位、4Kx 8 位以及74138譯碼器和各種門電路(自定)，畫出CPUf存儲器連接圖。要求:(1)最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰 2K地址空間為用戶程序區(qū)。(2)合理選用上述存儲芯片，說明各選幾片？寫出每片存儲芯片的地址范圍。(3)詳細畫出存儲芯片的片選邏輯。AiAoAi AoPD/ProgrROMCS_OEWERAM一 CSDnDoDnDoG1G2AY7Y6G2BY074138七、假設(shè)cpia中斷周期用堆棧保存程序斷點，且進棧時棧指針減一，出棧

5、時棧指針加一。試寫 出中斷返回指令（中斷服務(wù)程序的最后一條指令），在取指階段和執(zhí)行階段所需的全部微操作命令 及節(jié)拍安排。若采用微程序控制，則還需要增加哪些微操作。co分）八、除了采用高速芯片外，從計算機的各個子系統(tǒng)的角度分析，指出6種以上提高整機速度的措施。（8分）計算機組成原理試題答案一、填空（12分）1 . 127; 1/512; -1/512-1/32768 ; -128。2 .基地址；形式地址；基地址；形式地址。3 .訪存沖突；相關(guān)問題。4 . 300ns； 310ns。5 .指令周期；機器周期；節(jié)拍。二、名詞解釋（8分）1 .微程序控制答：采用與存儲程序類似的方法來解決微操作命令序列

6、的形成，將一條機器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操作命令。2 .存儲器帶寬答：每秒從存儲器進出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。3 . RISC答：RISC是精簡指令系統(tǒng)計算機，通過有限的指令條數(shù)簡化處理器設(shè)計，已達到提高系統(tǒng)執(zhí)行速度的目的。4 .中斷隱指令及功能答：中斷隱指令是在機器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動完成的一條指令，其功能包括保護程序斷點、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、簡答（18分）1 .答：總線在完成一次傳輸周期時，可分為四個階段： 申請分配階段：由需要使用總線的主模

7、塊（或主設(shè)備）提出申請，經(jīng)總線仲裁機構(gòu)決定下一傳輸周期的 總線使用權(quán)授于某一申請者； 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲地址或設(shè) 備地址及有關(guān)命令，啟動參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主模塊和從模塊進行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊； 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2 .答：（1）若Cache采用直接相聯(lián)映像：字塊中含64個字節(jié)，字塊的位數(shù)為 b=6。Cache中含有256個字塊，所以字塊地址位數(shù)c=8。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標記位數(shù) t=6。（2）若Cache采用四路組相聯(lián)

8、映像，字塊中含64個字節(jié)，字塊的位數(shù)為 b=6o每組含有四個字塊，每組含 256個字節(jié)。Cache中含有64個字塊，所以組地址位數(shù) q=6。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標記位數(shù) t=8。3 .答：設(shè)屏蔽位為“ 1”時表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下:中斷源0屏敝字1 2 3 4L00 10 0 0L10 00 0 0L21 10 0 1L31 11 0 1L41 10 0 04.答：(1)指令字長16位，操作碼為7位，尋址特征位 2位，地址碼7位;(2) -6463;(3) 216;(4) 216.四、(6分)答：被加數(shù)為0,101;0.100100 , x補= 00,10

9、1; 00.100100力口數(shù)為0,100;1.010100 , y補=00,100; 11.010100(1)對階：j補=j x補-j y補=00,101 + 11,100 = 00,001即 j = 1,則y的尾數(shù)向右移一位，階碼相應(yīng)加1,即y'補=00,101; 11.101010求和Sx+Sy= Sx；卜 +補=00.100100 + 11.101010=00.001110即 x+y 補=00,101; 00.001110尾數(shù)出現(xiàn)“ 00.0 ”，需左規(guī)。規(guī)格化左規(guī)后得 x+y補= 00,011; 00.111000x+y補=00,111; 00.111000五、（8分）答：D

10、M防式接口電路的基本組成框圖如下:中斷*-機Q二一溢出信號I 4 wclDARDACKDREQ以數(shù)據(jù)輸入為例，具體操作如下：從設(shè)備讀入一個字到 DMA的數(shù)據(jù)緩沖寄存器 BR中，表示數(shù)據(jù)緩沖寄存器“滿” （如果I/O設(shè)備是面向字 符的，則一次讀入一個字節(jié)，組裝成一個字）； 設(shè)備向DM骸口發(fā)t#求（DREQ;DMA接口向CPU申請總線控制權(quán)（HRQ;CPU發(fā)回HLDA言號，表示允許將總線控制權(quán)交給DM峻口； 將DMAi存地址寄存器中的主存地址送地址總線；通知設(shè)備已被授予一個 DMA周期（DACK,并為交換下一個字做準備；將DM徽據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；命令存儲器作寫操作；修改主存地址和字計數(shù)

11、值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計數(shù)器溢出），則向CPU申請程序中斷,標志數(shù)據(jù)塊傳送結(jié)束。六、（10分）方法一： 答：地址空間描述如下:ROM寸應(yīng)的空間:11111111111100001111000011110000RAM對應(yīng)的空間：11101111111111111110100000000000選擇ROMK片為2KX 8位的兩片，RAM5片為2Kx 4位的兩片ROMS 片 1:11111000111100001111000011111111ROMS 片2:11110111111111111111000000000000RAMK 片1、2:（位擴展）1110

12、1111111111111110100000000000CPU1存儲器連接圖見下頁:方法二：答：地址空間描述如下:ROM寸應(yīng)的空間：11111111111100001111000011110000RAM寸應(yīng)的空間：11101111111111111110100000000000選才i ROM5片為4Kx 8位的一片，RAMK片為2Kx 4位的兩片七、（10分）答：組合邏輯設(shè)計的微操作命令：取指：T0: PC f MART1: MMAR . MDR, PC+1 f PCT2: MDR IR, OPIR一微操作形成部件執(zhí)行：T0: SP f MART1: MMAR . MDRT2: MDRf PC

13、, SP+1 f SP微程序設(shè)計的微操作命令：取指微程序：T0: PC f MART1: AdCMIR . CMART2: MMAR . MDR, PC+1 f PCT3: AdCMIR . CMART4: MDR IR, OPIR一 微操作形成部件T5: OPIR 一 CMAR中斷返回微程序：T0: SP f MART1: AdCMIR . CMART2: MMAR . MDRT3: AdCMIR . CMART4: MDRf PC, SP+1 f SPT5: AdCMIR . CMAR八、（8分）答：針對存儲器，可以采用Cache-主存層次的設(shè)計和管理提高整機的速度;針對存儲器，可以采用主存-輔存層次的設(shè)計和管理提高整機的速度； 針對控制器