單片機(jī)和matlab方式產(chǎn)生偽隨機(jī)m序列

1、信息科學(xué)與技術(shù)學(xué)院通信原理課程設(shè)計(jì)課題名稱(chēng)：偽隨機(jī)m序列發(fā)生器的設(shè)計(jì)學(xué)生姓名：張昕灝學(xué) 院：信息科學(xué)與技術(shù)學(xué)院專(zhuān)業(yè)年級(jí)：電子信息工程2010級(jí)指導(dǎo)教師：田敏副教授完成日期：二一三年七月十二日目錄前言1第一章 設(shè)計(jì)內(nèi)容及要求21.1設(shè)計(jì)內(nèi)容21.2設(shè)計(jì)要求21.3方案選擇2第二章 m序列的特性分析42.1 m序列的原理42.2均衡特性52.3游程分布52.4線(xiàn)性疊加性62.5自相關(guān)特性6第三章 m序列設(shè)計(jì)83.1設(shè)計(jì)流程圖83.2特征多項(xiàng)式確定83.3本原多項(xiàng)式確定103.4 m序列的最終產(chǎn)生（以五階移位寄存器舉例）11第四章 設(shè)計(jì)成果分析及總結(jié)134.1仿真結(jié)果分析134.2設(shè)計(jì)總結(jié)14心得體

2、會(huì)15參考文獻(xiàn)16附錄matlab程序17附錄51單片機(jī)實(shí)現(xiàn)方法18電路圖18設(shè)計(jì)說(shuō)明18結(jié)果驗(yàn)證18C51 代碼及與對(duì)應(yīng)matlab代碼20數(shù)模轉(zhuǎn)換輸出代碼：20反饋鏈接狀態(tài)及波形輸出控制代碼22使用器件23前言擴(kuò)展頻譜通信是一種不同于常規(guī)通信系統(tǒng)的新調(diào)制理論和技術(shù)，簡(jiǎn)稱(chēng)擴(kuò)頻通信1。其設(shè)計(jì)思想是將待傳輸?shù)男畔⑿盘?hào)用特定的擴(kuò)頻碼擴(kuò)展頻譜后成為寬帶信號(hào)進(jìn)行傳輸，接收時(shí)再采用相應(yīng)的技術(shù)手段將頻譜壓縮，恢復(fù)原來(lái)待傳信息信號(hào)的帶寬，從而實(shí)現(xiàn)通信。擴(kuò)頻通信具有兩個(gè)特點(diǎn)：傳輸信號(hào)的帶寬遠(yuǎn)大于原始信息信號(hào)的帶寬；傳輸信號(hào)的帶寬主要有擴(kuò)頻碼決定，此擴(kuò)頻碼通常是偽隨機(jī)碼。偽隨機(jī)碼(pseudo randomco

3、de)簡(jiǎn)稱(chēng)PN碼，可以人為產(chǎn)生與復(fù)制，具有類(lèi)似白噪聲的性質(zhì)，相關(guān)函數(shù)具有尖銳的特性，功率譜占據(jù)很寬的頻帶，易于從其他信號(hào)或干擾中分離出來(lái)，具有優(yōu)良的抗干擾特性，其特點(diǎn)是：具有尖銳的自相關(guān)函數(shù)；互相關(guān)函數(shù)值應(yīng)足夠小；有足夠長(zhǎng)的碼周期，以確保抗偵破與抗干擾的要求；碼的數(shù)量足夠多，以實(shí)現(xiàn)碼分多址的要求；平衡性好， 以滿(mǎn)足抗干擾的要求；工程上易于產(chǎn)生、加工、復(fù)制與控制2。擴(kuò)頻通信的優(yōu)勢(shì)主要來(lái)自于偽隨機(jī)碼具有白噪聲的統(tǒng)計(jì)特性。而隨著擴(kuò)頻速率的不斷提高，擴(kuò)頻碼的長(zhǎng)度急劇增加，利用計(jì)算機(jī)設(shè)計(jì)并驗(yàn)證擴(kuò)頻碼的各項(xiàng)指標(biāo)能大大提高效率。通過(guò)對(duì)偽隨機(jī)碼中常用的m序列的結(jié)構(gòu)和性質(zhì)進(jìn)行了分析，給出了基于MATLAB平臺(tái)的

4、m序列生成算法及代碼偽隨機(jī)序列分析. 軟件平臺(tái)選擇Matlab，Malab是美國(guó)Math Works公司推出的一種以矩陣為基本編程單位的高效數(shù)值計(jì)算語(yǔ)言。Matlab在編程效率、可讀性、可移植性與可擴(kuò)充性上，遠(yuǎn)遠(yuǎn)優(yōu)于其他高級(jí)編程語(yǔ)言，是公認(rèn)的最優(yōu)秀的科技應(yīng)用軟件。 第一章 設(shè)計(jì)內(nèi)容及要求1.1設(shè)計(jì)內(nèi)容題目：偽隨機(jī)m序列發(fā)生器的設(shè)計(jì)1、建立通信系統(tǒng)的基本數(shù)學(xué)模型 要根據(jù)通信系統(tǒng)的基本原理，確定總的系統(tǒng)功能，將各部分功能模塊化，并找出各部分之間的關(guān)系，畫(huà)出系統(tǒng)框圖。2、按設(shè)計(jì)的系統(tǒng)框圖組建系統(tǒng)。3、根據(jù)系統(tǒng)性能指標(biāo)，設(shè)置和調(diào)整各模塊參數(shù)。4、實(shí)現(xiàn)系統(tǒng)運(yùn)行仿真，觀察分析結(jié)果(分析窗口、動(dòng)態(tài)探針、實(shí)時(shí)

5、顯示)。1.2設(shè)計(jì)要求拿到題目后首先根據(jù)通信系統(tǒng)原理框圖進(jìn)行建模，然后在微機(jī)上進(jìn)行設(shè)計(jì)和軟件仿真，如仿真結(jié)果不滿(mǎn)足要求，則修改設(shè)計(jì)，直到滿(mǎn)足要求為止。（1）按題目要求的功能進(jìn)行設(shè)計(jì)，電路各個(gè)組成部分須有設(shè)計(jì)說(shuō)明；（2）設(shè)計(jì)軟件可以是systemview、MaxPlus II（QuartusII）、MatLab、LabView、Protel、Multisim等軟件中的一種或幾種。1.3方案選擇 方案一： 用C51單片機(jī)設(shè)計(jì)，觀察波形優(yōu)點(diǎn)：直接接觸硬件，設(shè)計(jì)結(jié)果更真實(shí)可靠。缺點(diǎn)：成本高；不能直接得到序列；當(dāng)寄存器數(shù)目發(fā)生變化則相應(yīng)的程序和硬件都要發(fā)生變化，不利于擴(kuò)展。 方案二：采用硬件描述語(yǔ)言設(shè)計(jì)

6、優(yōu)點(diǎn)：可以模擬設(shè)計(jì)出任何需要的邏輯器件，以實(shí)現(xiàn)相應(yīng)的功能。缺點(diǎn)：語(yǔ)言描述復(fù)雜，實(shí)際生活中有些邏輯器件是很難甚至不可能實(shí)現(xiàn)的。方案三：使用matlab編程，直接輸出序列基于上述原因考慮，使用純軟件方式設(shè)計(jì)是最合適的。首先，不需要依賴(lài)硬件環(huán)境；其次，程序只需一次編寫(xiě)，即可處處運(yùn)行；再次，無(wú)論是波形或是序列碼均可直接得到；最后，在各種設(shè)計(jì)語(yǔ)言中，matlab是最精通于科學(xué)數(shù)值計(jì)算和圖像生成。第二章 m序列的特性分析2.1 m序列的原理偽隨機(jī)信號(hào)具有類(lèi)似于隨機(jī)噪聲的一些統(tǒng)計(jì)特性,同時(shí)又便于重復(fù)產(chǎn)生和處理。目前廣泛使用的偽隨機(jī)信號(hào)都是由數(shù)字電路產(chǎn)生的周期序列得到的。產(chǎn)生偽隨機(jī)序列的電路包括線(xiàn)性反饋的移位

7、寄存器：m序列和非線(xiàn)性反饋移存器；M序列3。m 序列是最長(zhǎng)線(xiàn)性反饋移位寄存器序列的簡(jiǎn)稱(chēng)，m 序列是由帶線(xiàn)性反饋的移位寄存器產(chǎn)生的.由n級(jí)串聯(lián)的移位寄存器和和反饋邏輯線(xiàn)路可組成動(dòng)態(tài)移位寄存器，如果反饋邏輯線(xiàn)路只由模2和構(gòu)成，則稱(chēng)為線(xiàn)性反饋移位寄存器。帶線(xiàn)性反饋邏輯的移位寄存器設(shè)定初始狀態(tài)后，在時(shí)鐘觸發(fā)下，每次移位后各級(jí)寄存器會(huì)發(fā)生變化。其中任何一級(jí)寄存器的輸出，隨著時(shí)鐘節(jié)拍的推移都會(huì)產(chǎn)生一個(gè)序列，該序列稱(chēng)為移位寄存器序列。m序列碼發(fā)生器是一種反饋移位型結(jié)構(gòu)的電路，它由n位移位寄存器加異或反饋網(wǎng)絡(luò)組成，其序列長(zhǎng)度m2n-1，只有一個(gè)多余狀態(tài)即全0狀態(tài)，所以稱(chēng)為最大線(xiàn)性序列碼發(fā)生器。由于其結(jié)構(gòu)已定型

8、，且反饋函數(shù)和連接形式都有一定的規(guī)律，因此利用查表的方式就設(shè)計(jì)出m序列碼。列出部分m序列碼的反饋函數(shù)F和移存器位數(shù)n的對(duì)應(yīng)關(guān)系。如果給定一個(gè)序列信號(hào)長(zhǎng)度m，則根據(jù)m2n-1求出n，由n查表2-1便可以得到相應(yīng)的反饋函數(shù)F。表2-1 反饋函數(shù)Fn反饋函數(shù)F37,4155316637127825595111010231120471240952.2均衡特性偽隨機(jī)序列的平衡性是指序列中“1”的數(shù)目只比“0” 的數(shù)目多l(xiāng)。碼的平衡性由碼序列中的直流分量決定。平衡性好，則載波抑制度大，從而有利擴(kuò)頻通信的抗干擾能力以及保密和抗偵破能力。其物理意義是不平衡碼會(huì)使擴(kuò)頻后的信號(hào)中出現(xiàn)一些穩(wěn)定的信號(hào)，從而易于被檢測(cè)

9、而導(dǎo)致保密能力的降低。2.3游程分布游程是一個(gè)序列中取值(1 或 0)相同連在一起的元素的統(tǒng)稱(chēng) ，所謂的游程長(zhǎng)度就是一個(gè)游程中元素的個(gè)數(shù)。而m序列的分布特性為:. m序列的一個(gè)周期(p=2n-1)中，游程總數(shù)為2n-1。. 當(dāng) <游程長(zhǎng)度k n-1,游程數(shù)目占總數(shù)2k。 當(dāng) k n-2,連“”和連“0”游程各占一半。2.4線(xiàn)性疊加性m 序列和其移位后的序列逐位模2 相加,所得的序列還是m 序列,只是相移不同而已. 例如1110100與向右移3 位后的序列1001110逐位模2相加后的序列為0111010 ,相當(dāng)于原序列向右移1位后的序列,仍是m 序列。2.5自相關(guān)特性周期為p 的m序列的

10、自相關(guān)函數(shù)為： 其中：A 該序列與其j次移位序列一個(gè)周期中對(duì)應(yīng)元素相同數(shù)目D 該序列與其j次移位序列一個(gè)周期中對(duì)應(yīng)元素不同數(shù)目P 序列周期上式可改寫(xiě)為：由移位相加特性和均衡特性，可知m序列的自相關(guān)函數(shù)為： 從m 序列的自相關(guān)系數(shù)可以看出,m 序列是一個(gè)狹義偽隨機(jī)碼。當(dāng)m序列的移位值為其周期的整數(shù)倍時(shí)，其自相關(guān)值取得最大值為2n- 1，移位值取其他值時(shí)，其自相關(guān)值恒為-1。其自相關(guān)函數(shù)如圖2-1所示4。圖2-1 m序列的自相關(guān)函數(shù)第三章 m序列設(shè)計(jì)3.1設(shè)計(jì)流程圖圖3-1 程序流程圖舉例3.2特征多項(xiàng)式確定n級(jí)線(xiàn)性移位寄存器的如圖3-2所示：圖3-2 n級(jí)線(xiàn)性移位寄存器圖中表示反饋線(xiàn)的兩種可能連

11、接方式，=1表示連線(xiàn)接通，第n-i級(jí)輸出加入反饋中；=0表示連接線(xiàn)斷開(kāi)，第n-i級(jí)輸出未參加反饋。因此，一般形式的線(xiàn)性反饋邏輯表達(dá)式為：將上式左面的移至右面，并將代入上式，則上式可改寫(xiě)為定義一個(gè)與上式相對(duì)應(yīng)的多項(xiàng)式根據(jù)上式可以確定m序列的特征多項(xiàng)式： f(x)的次數(shù)n表示移存器的級(jí)數(shù)。Ci取值(或)確定反饋線(xiàn)連接狀態(tài)。線(xiàn)性移位寄存器的相繼狀態(tài)具有周期性，周期p 2n -1。用多項(xiàng)式f(x)來(lái)描述線(xiàn)性反饋移位寄存器的反饋連接狀態(tài)。其中x的冪次表示元素的相應(yīng)位置。上式稱(chēng)為線(xiàn)性反饋移位寄存器的特征多項(xiàng)式。3.3本原多項(xiàng)式確定特征多項(xiàng)式與輸出序列的周期有密切關(guān)系.當(dāng)F(x)滿(mǎn)足下列三個(gè)條件時(shí)，就一定能

12、產(chǎn)生m序列：(1) F(x)是不可約的，即不能再分解多項(xiàng)式；(2) F(x)可整除,這里;(3) F(x)不能整除，這里q<p.滿(mǎn)足上述條件的多項(xiàng)式稱(chēng)為本原多項(xiàng)式.這樣產(chǎn)生m序列的充要條件就變成了如何尋找本原多項(xiàng)式。尋找本原多項(xiàng)式是一件繁瑣的工作，計(jì)算得到的結(jié)果已列表。表3-1 本原多項(xiàng)式系數(shù)n本原多項(xiàng)式的八進(jìn)制系數(shù)表達(dá)式 代數(shù)式 27313423545610372118435910211020111140051210123表3-1給出其中部分結(jié)果，每個(gè)n只給出一個(gè)本原多項(xiàng)式為了使序列發(fā)生器盡量簡(jiǎn)單，常用的只有3項(xiàng)的本原多項(xiàng)式表中列出的本原多項(xiàng)式都是項(xiàng)數(shù)最少的，為了簡(jiǎn)便起見(jiàn)，用八進(jìn)制數(shù)字

13、記載本原多項(xiàng)式的系數(shù)。由系數(shù)寫(xiě)出本原多項(xiàng)式非常方便。本文探討n(yōu)=5時(shí)，本多項(xiàng)式系數(shù)的八進(jìn)制表示為45，將45寫(xiě)為二進(jìn)制碼100 101，從右向左第一個(gè)1對(duì)應(yīng)于，按系數(shù)可寫(xiě)出。從左向右的第一個(gè)1對(duì)應(yīng)于，按系數(shù)可寫(xiě)出對(duì)應(yīng)的寄存器函數(shù) =0 0 1 0 1。3.4 m序列的最終產(chǎn)生（以五階移位寄存器舉例）根據(jù)m 序列的特征方程: 可知本原多項(xiàng)式為的5階移位寄存器為 =0 0 1 0 1，移位寄存器結(jié)構(gòu)為 初始化寄存器為 =0 0 0 0 1，寄存器首先左移位。可知=0，這時(shí)依據(jù)特征式得知反饋。由于為5階寄存器，碼長(zhǎng)。故要循環(huán)31次，得到所需的m序列。程序代碼5如下：function m=mxu(cn

14、) %cn為移位寄存器len=length(cn); %所需的移位寄存器的長(zhǎng)度L=2len-1; %m序列的長(zhǎng)度an=zeros(1,len-1),1;%初始寄存器內(nèi)容m(1)=an(1); %m序列的第一個(gè)輸出碼元for i=2:Lan1(1:len-1)=an(2:len);an1(len)=mod(sum(cn.*an),2);%寄存器與反饋的模2和an=an1;%移位后的寄存器m(i)=an(1);%新的寄存器輸出end stairs(m)；%對(duì)m序列繪圖axis(0 L+1 -0.1 1.1);end將以上代碼命名為mxu.m以上可根據(jù)階位不同而做出不同的m序列第四章 設(shè)計(jì)成果分析及

15、總結(jié)4.1仿真結(jié)果分析在MATLAB的command window里輸入：cn=0 0 1 0 1;m=mxu(cn);得到圖4-1所示：圖4-1 運(yùn)行結(jié)果得到m序列返回值為： Columns 1 through 11 0 0 0 0 1 1 1 0 1 0 0 Columns 12 through 22 1 1 1 0 1 0 0 1 1 1 0 Columns 23 through 31 1 0 0 1 1 1 0 1 0通過(guò)運(yùn)行結(jié)果可以看出是由0、1組成的階梯形圖形，stairs函數(shù)功能是畫(huà)階梯形，生成一系列的m序列，成功實(shí)現(xiàn)了要求。由于m序列全為0 1的集合，直接的stairs繪制使得

16、0，1的位置不清楚，使用stem(mxu)重新運(yùn)行得到圖4-2。圖4-2新運(yùn)行圖形這樣就明顯看到m序列的位置。4.2設(shè)計(jì)總結(jié)本文設(shè)計(jì)的題目是m序列發(fā)生器的設(shè)計(jì)，文中介紹的擴(kuò)頻偽隨機(jī)碼m序列的Matlab生成源程序是基于線(xiàn)性反饋移位寄存器結(jié)構(gòu)而編寫(xiě)的，更清楚的描述了m序列的生成過(guò)程中的數(shù)字邏輯。本方法應(yīng)用移位寄存器理論，從m序列的本原多項(xiàng)式出發(fā)，其算法核心是找到m序列本原多項(xiàng)式與線(xiàn)性m序列移位寄存器反饋邏輯式之間的關(guān)系，然后采用C語(yǔ)言編程，并借助Matlab開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)序列。m序列可以軟件實(shí)現(xiàn)，也可以硬件實(shí)現(xiàn)，但是通過(guò)本次設(shè)計(jì)可以看到軟件設(shè)計(jì)的許多優(yōu)點(diǎn)。在課程設(shè)計(jì)的過(guò)程中，查詢(xún)了大量的資料，通過(guò)

17、相關(guān)資料的查閱，還掌握了通信領(lǐng)域的有關(guān)知識(shí)，擴(kuò)大了知識(shí)面。心得體會(huì)通信原理是一門(mén)很有趣的課程，任何一個(gè)系統(tǒng)都是一個(gè)復(fù)雜的整體，學(xué)習(xí)通信原理是要涉及到整體的每一部分。討論某一部分原理時(shí)又要涉及到其它部分的工作原理。這樣一來(lái)，不僅不能在短時(shí)間內(nèi)較深入理解通信系統(tǒng)的工作原理，而且也很難孤立地理解某一部分的工作原理。所以，在循序漸進(jìn)的課堂教學(xué)過(guò)程中，我總是處于“學(xué)會(huì)了一些新知識(shí)，弄清了一些原來(lái)保留的問(wèn)題，又出現(xiàn)了一些新問(wèn)題”的循環(huán)中，直到課程結(jié)束時(shí)，才把保留的問(wèn)題勉強(qiáng)搞清楚。實(shí)驗(yàn)中，我不僅復(fù)習(xí)和鞏固了通信原理中的很多知識(shí)，而且學(xué)到了很多在書(shū)本上所沒(méi)有學(xué)到過(guò)的知識(shí)。且充分了解到畫(huà)程序流程圖的必要性。通過(guò)

18、程序流程圖，在做設(shè)計(jì)的過(guò)程中，我們每一步要做什么，每一步要完成什么任務(wù)都有一個(gè)很清楚的思路，在程序測(cè)試的過(guò)程中也有利于查錯(cuò)。參考文獻(xiàn)1賈懷義，畢紅軍，宮劍. 基于m序列擴(kuò)頻碼的研究. 北方交通大學(xué)學(xué)報(bào)，20012楊睿. 論偽隨機(jī)序列及其應(yīng)用. 沈陽(yáng)工程學(xué)院學(xué)報(bào)（自然科學(xué)版），20093樊昌信，曹麗娜. 通信原理(第6版). 北京:國(guó)防工業(yè)出版社，20064廖振明. m序列的互相關(guān)特性研究. 國(guó)防科學(xué)技術(shù)大學(xué)，20095張志軍. 基于matlab的偽隨機(jī)序列的實(shí)現(xiàn). 新鄉(xiāng)高等師范學(xué)校學(xué)報(bào)，2003附錄matlab程序function m=mxu(cn) %cn為移位寄存器len=length(c

19、n); %所需的移位寄存器的長(zhǎng)度L=2len-1; %m序列的長(zhǎng)度an=zeros(1,len-1),1;%初始寄存器內(nèi)容m(1)=an(1); %m序列的第一個(gè)輸出碼元for i=2:Lan1(1:len-1)=an(2:len);an1(len)=mod(sum(cn.*an),2);%寄存器與反饋的模2和an=an1;%移位后的寄存器m(i)=an(1);%新的寄存器輸出end stem(m)；%對(duì)m序列繪圖axis(0 L+1 -0.1 1.1);end附錄51單片機(jī)實(shí)現(xiàn)方法電路圖附錄圖1 單片機(jī)連接電路產(chǎn)生m序列的電路圖設(shè)計(jì)說(shuō)明由于使用硬件設(shè)計(jì)的m序列發(fā)生器，與硬件和程序都緊密相關(guān)，

20、如果序列長(zhǎng)度發(fā)生變化，則相應(yīng)的程序電路都會(huì)變化，所以在此僅以四級(jí)設(shè)計(jì)方式舉例。附錄圖1中的開(kāi)關(guān)從左至右表示cn=sw1 sw2 sw3 sw4，開(kāi)關(guān)合上表示連接。下面的開(kāi)關(guān)5，是輸出波形開(kāi)關(guān)，開(kāi)關(guān)合上一次輸出一個(gè)完整序列波形，如果一直合上則連續(xù)輸出。在本設(shè)計(jì)中，最組要的模塊是數(shù)模轉(zhuǎn)換，因?yàn)槭褂脝纹瑱C(jī)得到的僅僅是一組數(shù)字。要應(yīng)用到實(shí)際系統(tǒng)中，就必須轉(zhuǎn)換為電壓或電流值，才有實(shí)際意義。結(jié)果驗(yàn)證因?yàn)槠邢?，僅以cn=1 0 0 1為例演示驗(yàn)證。由于單片機(jī)不能輸出序列，故而將程序略加修改成標(biāo)準(zhǔn)c語(yǔ)言，在計(jì)算機(jī)上得出的結(jié)果所示：附錄圖2 標(biāo)準(zhǔn)c語(yǔ)言方式驗(yàn)證得到的序列 該結(jié)果與實(shí)際計(jì)算和matlab所得結(jié)

21、果完全一致。接下來(lái)驗(yàn)證單片機(jī)上的序列波形，波形圖如下：附錄圖3 單片機(jī)仿真輸出的波形從波形圖上可以看到，序列的起點(diǎn)處是在第一下降沿處，從波形寬度來(lái)看，大致滿(mǎn)足000 1111 0 1 0 11 00 1這一變化規(guī)律。C51 代碼及與對(duì)應(yīng)matlab代碼數(shù)模轉(zhuǎn)換輸出代碼：#include <intrins.h>#define nops(); do_nop_();_nop_();_nop_();_nop_();_nop_(); while(0) #define PCF8591 0x90 sbit ADDA_SCL=P37; sbit ADDA_SDA=P36; bit ack; voi

22、d Start_I2c();void Stop_I2c();void SendByte(unsigned char c);void transformData(unsigned char a);bit DACconversion(unsigned char sla, unsigned char c, unsigned char val);void Start_I2c()/ADDA_SDA=1; nops();ADDA_SCL=1;nops(); ADDA_SDA=0; nops(); ADDA_SCL=0; nops();/* * ·¢ËÍI2C

23、9;áÊøÌõ¼þ. */void Stop_I2c()/ADDA_SCL=0;nops(); ADDA_SDA=0; nops(); ADDA_SCL=1; nops();ADDA_SDA=1; nops();/* * */void SendByte(unsigned char c)/unsigned char i;for (i=0; i<8; i+)if (c<<i) & 0x80)ADDA_SDA=1;else ADDA_SDA=0; nops();ADDA_SCL=1;nops(); ADDA_SCL=0; ADDA_SDA=1;nops(); ADDA_SCL=1;nops();if (ADDA_SDA=1)ack=0; else ack=1; ADDA_SCL=0;bit DACco