基于DSP多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境的設(shè)計(jì)

1、基于DSP多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境的設(shè)計(jì)基于DSP多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境的設(shè)計(jì)類(lèi)別：?jiǎn)纹瑱C(jī)/DSP摘要：基于DSP的實(shí)時(shí)開(kāi)發(fā)環(huán)境一般都是針對(duì)單獨(dú)處理器進(jìn)行開(kāi)發(fā)而設(shè)計(jì)的，當(dāng)一個(gè)系統(tǒng)中使用了多種類(lèi)型的DSP芯片時(shí)，往往無(wú)法同時(shí)使用這些開(kāi)發(fā)環(huán)境，也就無(wú)法進(jìn)行系統(tǒng)級(jí)開(kāi)發(fā)。本文通過(guò)研究提出了一種多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境的設(shè)計(jì)思想，它可以支持多種型號(hào)處理器的同時(shí)開(kāi)發(fā)，使系統(tǒng)級(jí)開(kāi)發(fā)變得簡(jiǎn)單易行。這種統(tǒng)一的軟件開(kāi)發(fā)環(huán)境使開(kāi)發(fā)人員始終面向同一個(gè)開(kāi)發(fā)環(huán)境，易學(xué)易用，提高了開(kāi)發(fā)效率。 關(guān)鍵詞：多處理器;實(shí)時(shí); Eclipse 1 引言 隨著電子技術(shù)的發(fā)展和芯片處理能力的增強(qiáng)，數(shù)字信號(hào)處理技術(shù)1獲得了空前的發(fā)展。由多處理芯片組

2、成的陣列信號(hào)處理系統(tǒng)，使通訊、雷達(dá)、聲納進(jìn)入數(shù)字化飛速發(fā)展的時(shí)代。但如何基于多處理芯片的信號(hào)處理系統(tǒng)建立實(shí)時(shí)的軟件開(kāi)發(fā)環(huán)境一直是個(gè)難題。以往的軟件開(kāi)發(fā)環(huán)境一般都與DSP&CPU芯片緊密結(jié)合在一起，每一型DSP&CPU芯片都配備了專(zhuān)用的開(kāi)發(fā)環(huán)境。這些開(kāi)發(fā)環(huán)境一般都針對(duì)單獨(dú)處理器進(jìn)行開(kāi)發(fā)，而且相互之間互不兼容，當(dāng)一個(gè)系統(tǒng)中使用了多種類(lèi)型的DSP&CPU芯片時(shí)，往往無(wú)法同時(shí)使用這些開(kāi)發(fā)環(huán)境，也就無(wú)法進(jìn)行系統(tǒng)級(jí)開(kāi)發(fā)。對(duì)于此，我們開(kāi)發(fā)了一種系統(tǒng)級(jí)的軟件開(kāi)發(fā)工具，它可以支持多型處理器同時(shí)開(kāi)發(fā)，使系統(tǒng)級(jí)開(kāi)發(fā)變得簡(jiǎn)單易行。這種統(tǒng)一的軟件開(kāi)發(fā)環(huán)境使開(kāi)發(fā)人員始終面向同一個(gè)開(kāi)發(fā)環(huán)境，易學(xué)易用，提高了開(kāi)發(fā)效率。 多處

3、理器實(shí)時(shí)開(kāi)發(fā)環(huán)境建立在以開(kāi)放的Eclipse平臺(tái)2,3為框架的基礎(chǔ)之上，所以其主要的設(shè)計(jì)思路緊密結(jié)合了Eclipse平臺(tái)及其插件進(jìn)行構(gòu)建及其設(shè)計(jì)，采用以配置文件為中心的支撐框架，各個(gè)功能模塊圍繞配置文件展開(kāi)設(shè)計(jì)與實(shí)現(xiàn)。也就是說(shuō)，通過(guò)配置文件構(gòu)建起硬件平臺(tái)的描述、數(shù)據(jù)流處理的描述、工程環(huán)境的描述等等，然后各個(gè)功能模塊根據(jù)相關(guān)的描述進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)。可以看出，配置文件的設(shè)計(jì)在多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境中的重要性，對(duì)配置文件的改動(dòng)涉及到功能模塊實(shí)現(xiàn)的改動(dòng)。 2 配置文件說(shuō)明 配置文件采用XML格式4進(jìn)行描述。以配置文件為中心的設(shè)計(jì)思路是軟件標(biāo)準(zhǔn)化的途徑。通過(guò)配置文件描述多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境所有可配置的內(nèi)容，

4、包括目標(biāo)硬件的描述、工程的描述、開(kāi)發(fā)環(huán)境的描述等等，然后圍繞配置文件展開(kāi)軟件的設(shè)計(jì)與開(kāi)發(fā)，實(shí)現(xiàn)具體的執(zhí)行邏輯。這種軟件設(shè)計(jì)思路具有很好的目標(biāo)硬件可擴(kuò)展、可維護(hù)性、可定制性等特點(diǎn)。下面具體說(shuō)明一下硬件拓?fù)涞呐渲梦募?在多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境項(xiàng)目建立的過(guò)程中，硬件拓?fù)鋱D描述文件將被建立起來(lái)，作為基于該項(xiàng)目開(kāi)發(fā)的起點(diǎn)與基礎(chǔ)。硬件拓?fù)鋱D文件主要描述了項(xiàng)目中可編程的硬件單元及其互連關(guān)系，可編程硬件單元一般包括處理器、存儲(chǔ)器、路由器等。硬件拓?fù)鋱D描述文件名定義為HardTopology.xml。下面給出硬件拓?fù)渑渲梦募牟糠中畔ⅲ?XML文件版本 Hard Topology 硬件拓?fù)鋱D名稱(chēng) 硬件拓?fù)鋱D描述

5、信息 by ZKHX 發(fā)行者 1.0 版本 路由器（端口數(shù)量、ID 端口n 鏈接的硬件單元 硬件單元的類(lèi)別 數(shù)據(jù)流通信速度 處理器（端口數(shù)量、ID） 端口n 鏈接的硬件單元 硬件單元的類(lèi)別 數(shù)據(jù)流通信速度 存儲(chǔ)器（端口數(shù)量、ID） 端口n 3 系統(tǒng)總體設(shè)計(jì) 多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境分為三層框架體系結(jié)構(gòu)，目標(biāo)層為目標(biāo)程序運(yùn)行的多型號(hào)、多處理器硬件平臺(tái)及其軟件結(jié)構(gòu)，通信層為主機(jī)開(kāi)發(fā)環(huán)境與目標(biāo)機(jī)程序通信的結(jié)構(gòu)，主機(jī)開(kāi)發(fā)環(huán)境層為實(shí)時(shí)開(kāi)發(fā)環(huán)境的軟件結(jié)構(gòu)。多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境構(gòu)建在Eclipse框架下，其各個(gè)功能模塊以Eclipse插件或者可執(zhí)行工具的形式存在。為了滿(mǎn)足需求中對(duì)多型號(hào)、多處理器的支持，以及良好

6、擴(kuò)展性的支持，實(shí)時(shí)開(kāi)發(fā)環(huán)境設(shè)計(jì)為開(kāi)放式的框架結(jié)構(gòu)。系統(tǒng)總體結(jié)構(gòu)如圖1所示：圖1系統(tǒng)總體設(shè)計(jì)圖 對(duì)于不同型號(hào)、多處理器硬件平臺(tái)運(yùn)行的目標(biāo)程序可能不同，實(shí)時(shí)操作系統(tǒng)、處理器算法程序應(yīng)一一對(duì)應(yīng)于不同型號(hào)、多處理器硬件平臺(tái)。通信層負(fù)責(zé)主機(jī)開(kāi)發(fā)環(huán)境與目標(biāo)機(jī)程序之間的通信，對(duì)于不同型號(hào)、多處理器平臺(tái)提供不同的主機(jī)目標(biāo)機(jī)驅(qū)動(dòng)程序，并在驅(qū)動(dòng)程序之上封裝一層主機(jī)目標(biāo)機(jī)通信抽象層，達(dá)到主機(jī)與目標(biāo)機(jī)通信協(xié)議的統(tǒng)一，這樣建立在通信抽象層的主機(jī)開(kāi)發(fā)環(huán)境不針對(duì)于某型號(hào)多處理器硬件平臺(tái)，具有良好的適用性。同時(shí)在通信層提供遠(yuǎn)程調(diào)試模塊，支持多處理器程序的遠(yuǎn)程開(kāi)發(fā)與調(diào)試。主機(jī)開(kāi)發(fā)環(huán)境為開(kāi)發(fā)人員提供基于Eclipse框架下統(tǒng)一的

7、開(kāi)發(fā)環(huán)境，開(kāi)發(fā)人員在多處理器拓?fù)鋱D及其源代碼框架上進(jìn)行開(kāi)發(fā)，而無(wú)需過(guò)多關(guān)心多型號(hào)、多處理器硬件平臺(tái)及其配置。 4 以代碼建模為中心的開(kāi)發(fā)模式 根據(jù)硬件平臺(tái)的配置文件，實(shí)時(shí)開(kāi)發(fā)環(huán)境可以構(gòu)建出多處理器拓?fù)鋱D，開(kāi)發(fā)人員可以在多處理器拓?fù)鋱D上進(jìn)行開(kāi)發(fā)，可以完成開(kāi)發(fā)階段的如下工作： 1定義數(shù)據(jù)流處理的鏈路，既數(shù)據(jù)流在多處理器之間的流動(dòng)方向及其流入、流出尺寸規(guī)格，同時(shí)定義用于數(shù)據(jù)流的內(nèi)存分配，對(duì)于流入或者流出的數(shù)據(jù)可以定義單緩存或者雙緩存方案。對(duì)于周期處理算法，還可以定義每個(gè)處理器節(jié)點(diǎn)的處理周期。 2定義處理器節(jié)點(diǎn)的任務(wù)，既處理器可以調(diào)度的執(zhí)行單元，可以定義任務(wù)的名稱(chēng)及其參數(shù)、任務(wù)堆棧的大小、任務(wù)執(zhí)行的優(yōu)

8、先級(jí)等。 3定義處理器節(jié)點(diǎn)的資源，如信號(hào)量、郵箱等。 4定義任務(wù)或者處理算法的內(nèi)存分配，既處理器節(jié)點(diǎn)變量的定義。在內(nèi)存定義分配時(shí)，實(shí)時(shí)開(kāi)發(fā)環(huán)境可以根據(jù)硬件配置文件實(shí)時(shí)判斷內(nèi)存分配的可行與否，給出提示信息。 5定義目標(biāo)程序（處理器節(jié)點(diǎn)的任務(wù)）調(diào)試的方案，在目標(biāo)代碼中生成調(diào)試程序。 在多處理器拓?fù)鋱D上完成開(kāi)發(fā)階段的工作后，即可自動(dòng)生成代碼框架，然后開(kāi)發(fā)人員在生成的代碼框架上繼續(xù)開(kāi)發(fā)。在代碼框架自動(dòng)生成的環(huán)境中，事先定義好代碼框架生成的模板，同時(shí)開(kāi)放代碼框架模板并給出說(shuō)明，這樣開(kāi)發(fā)人員可以自行定義不同類(lèi)型多處理器硬件平臺(tái)、及其操作系統(tǒng)的代碼框架模板。代碼框架模板的內(nèi)容主要包括：支持的數(shù)據(jù)類(lèi)型、數(shù)據(jù)流

9、通信的代碼、郵箱代碼、信號(hào)量代碼、中斷代碼、調(diào)試程序代碼等。 以代碼建模為中心的開(kāi)發(fā)模式分順序開(kāi)發(fā)流程和增量開(kāi)發(fā)流程，如下圖2和圖3所示：圖2 順序開(kāi)發(fā)流程圖3 增量開(kāi)發(fā)流程 在多處理器程序調(diào)試階段，除了傳統(tǒng)的調(diào)試視圖，還可以增加多處理器拓?fù)鋱D的調(diào)試視圖?？梢酝ㄟ^(guò)多處理器拓?fù)鋱D的調(diào)試視圖觀(guān)察多處理器程序執(zhí)行的情況，包括數(shù)據(jù)流通信情況、處理器節(jié)點(diǎn)任務(wù)的執(zhí)行時(shí)間、內(nèi)存使用情況等。 在目標(biāo)機(jī)硬件診斷階段，也可以通過(guò)多處理器拓?fù)鋱D動(dòng)態(tài)顯示硬件的診斷結(jié)果，既直觀(guān)又容易定位。 可以看出，在多處理器程序開(kāi)發(fā)的主要步驟都可以圍繞多處理器拓?fù)鋱D進(jìn)行，同時(shí)多處理器拓?fù)鋱D也是很好的目標(biāo)程序說(shuō)明文檔。這種開(kāi)發(fā)模式稱(chēng)為

10、以代碼建模為中心的開(kāi)發(fā)模式5。 5 結(jié)論 本文作者創(chuàng)新點(diǎn)：本文設(shè)計(jì)的多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境是一款開(kāi)放式、基于標(biāo)準(zhǔn)的多處理器實(shí)時(shí)開(kāi)發(fā)環(huán)境。在通用環(huán)境下，使得多處理器軟件開(kāi)發(fā)的各個(gè)階段更趨標(biāo)準(zhǔn)化，它不僅能夠顯著提高開(kāi)發(fā)人員、項(xiàng)目團(tuán)隊(duì)的工作效率，而且能夠帶來(lái)性能、集成以及實(shí)用型的獨(dú)特組合，適合于多型號(hào)、多處理器目標(biāo)系統(tǒng)的開(kāi)發(fā)，包括了軟、硬件系統(tǒng)仿真功能，工程管理和系統(tǒng)構(gòu)建，版本管理，編輯器，命令解釋器，調(diào)試工具，系統(tǒng)分析工具，系統(tǒng)觀(guān)察工具等功能模塊。這種統(tǒng)一的軟件開(kāi)發(fā)環(huán)境使在基于多處理器目標(biāo)機(jī)的系統(tǒng)級(jí)開(kāi)發(fā)變得簡(jiǎn)單易行。致謝: 該文得到了湖北省科技攻關(guān)計(jì)劃項(xiàng)目基金(編號(hào):2004AA210B01)的支持,在此特予致謝。本文的研究是做為該項(xiàng)目的一個(gè)子課題來(lái)進(jìn)行的，其中第一作者參與了該項(xiàng)目的具體開(kāi)發(fā)。參考文獻(xiàn) 1許家玉,經(jīng)亞枝.基于DSP FPGA的遺傳算法硬件實(shí)現(xiàn)J.微計(jì)算機(jī)信息,2005,(01) . 2劉洪星,謝玉山.Eclipse開(kāi)發(fā)平臺(tái)及其應(yīng)用J.武漢理工大學(xué)學(xué)報(bào)(信息與管