數字半導體測試基礎2

1、精品文檔驗證直流參數(VerifyingDCParameters)YDDOuiput1.IDDGrossCurrentTest對象:VDDpin目的：粗略檢測流入VDDpin的電源電流是否過大.（在wafertest中很有用，判斷是否有必要繼續(xù)測試.方法：因為不要求精確預置（而只是簡單預置，為了使DUT在一個穩(wěn)定的狀態(tài)，所以IDD標準應該放寬，一般是2-3倍.所有input用驅動接地或電源，outputs不加負載.用PMU在VDDpin上加VDDmax（最壞情況，測電流，觀察結果是否符合限制值.錯誤分析：有除DUT之外的其它的系統耗電導致電流過大電阻:在VDD和地之間的最小總電阻.可以用一個等

2、效電阻代替DUT來驗證測試系統的精確性2.IDDStaticCurrentTest對象:VDDpin目的：檢測當DUT預置在最低電流消耗邏輯狀態(tài)下（靜態(tài)）,消耗的電流是否過大.（是檢測CMOS器件中制程問題的有效方法）方法：執(zhí)彳ftestvectorpattern,將DUT精確預置在特定邏輯狀態(tài)下.其它的同IDDGrossCurrentTest.錯誤分析：有除DUT之外的其它的系統耗電導致電流過大電阻:在VDD和地之間的最小總電阻.可以用一個等效電阻代替DUT來驗證測試系統的精確性3.IDDDynamicCurrentTest對象:VDDpin目的：檢測當DUT啟動運行其功能時，消耗的電流是否

3、過大方法:在最高工彳頻率下，運行testvectorpattern,將DUT預置在啟動邏輯狀態(tài)下在測試過程中pattern持續(xù)執(zhí)行.其它的同IDDGrossCurrentTest.錯誤分析：有除DUT之外的其它的系統耗電導致電流過大電阻:在VDD和地之間的最小總電阻.可以用一個等效電阻代替DUT來驗證測試系統的精確性4.VOL/IOL;VOH/IOHa. VOL/IOL（定流測壓）對象:outputpin目的：測13toutput在邏輯0狀態(tài)的時候，輸出電阻是否過大.方法（串行/靜態(tài)）:VDD力口VDDmin預置outputs邏輯0.用PMU向outputpin灌入一個固定IOL,測電壓，與標

4、準做比較.重復步驟直到所有outputpin都測完.錯誤分析：1）VOL過大但是output邏輯狀態(tài)正確，表明預置成功，可能器件本身有缺陷.2）VOL過大而且outputpin邏輯狀態(tài)不正確，表明預置不成功，重新預置電阻:output在0邏輯狀態(tài)下的最大輸出電阻（outputpin與地之間）用一個等效電阻代替失敗的DUTpin可以用來驗證測試系統的精確性b. VOH/IOH（定流測壓）對象:outputpin目的：測13toutput在邏輯1狀態(tài)的時候，輸出電阻是否過大.方法（串行/靜態(tài)）:VDD力口VDDmin預置outputs邏輯1.用PMU向outputpin拉出一個固定IOH,測電壓，

5、與標準做比較.重復步驟直到所有outputpin都測完.錯誤分析：1）VOH過小，但是output邏輯狀態(tài)正確，表明預置成功，可能器件本身有缺陷.2）VOH過小，約為-0.7v（保護二極管起了保護作用）.而且outputpin邏輯狀態(tài)不正確表明預置不成功，重新預置電阻:output在1邏輯狀態(tài)下的最大輸出電阻（outputpin與VDD之間）用一個等效電阻代替失敗的DUTpin可以用來驗證測試系統的精確性5.IIL/IIH/Ia. IIL對象：allinputpins目的：測tinputpin到VDD電阻是否足夠大方法（串行/靜態(tài)）:VDD為VDDmax（最壞情況）用Drive固定所有的inp

6、utpin為邏輯1.撤除被測試的pin的Drive,在用PMU使這個pin接VSS（logic0）,測電流.，比較是否超過標準范圍.重復操作直到所有pin都測完.錯誤分析：有除DUT之外的其它的系統耗電導致電流過大器件有缺陷.電阻:input到VDD之間的最小電阻用一個等效電阻代替可以用來驗證測試系統的精確性b. IIH對象：allinputpins目的：測13tinputpin到地電阻是否足夠大方法（串行/靜態(tài)）:VDD為VDDmax（最壞情況）用Drive固定所有的inputpin為邏輯0.撤除被測試的pin的Drive,在用PMU使這個pin接VDD（logic1）,測電流.，比較是否超

7、過標準范圍.重復操作直到所有pin都測完.錯誤分析：有除DUT之外的其它的系統耗電導致電流過大器件有缺陷.電阻:input到地之間的最小電阻用一個等效電阻代替可以用來驗證測試系統的精確性IIL/IIH并行測試法（parallelmethod）InputLeakageTestIIL/IIH)ParallelMethodDUTPMU per pinPMU TestLimitsGTIT-1 Q.OpA精品文檔ApplyVDDmax.UsingPMUporpin,forceeachpintoVDDmax(HHlestj.Wait1to5ms&c(SetPMUdelay).Measureresultan

8、tcurentFails/measuredcurrent(perpin)isoutsidelimits.RepeattestforcingeachpintoVSS(IIL姆時).每個inputpin都連接一個PMU,同時開始測試，所以速度快，并且能夠直到每個pin的測試情況IIL/IIHGanged測試法所有inputpin連再一起測一個總電流，這個方法之適合用于輸入阻抗較大的電路，如CMOS電路.6.IOZL/IOZHa. IOZL對象:I/Opin和有高阻態(tài)的outputpin.目的：檢測在高阻態(tài)下outputpin和VDD之間的電阻是否足夠大.方法:outputpin失去驅動能力，由PM

9、U提供電壓電流預置在高阻態(tài)PMU在outputpin上加VSS,測拉出的電流，是否超過標準范圍錯誤分析：1）電流略超標，可能是DUT之外系統有其它耗電流，或DUT有缺陷2）電流很大,DUT有嚴重缺陷，或者DUT未被正確預置電阻：高阻態(tài)下pin到VDD之間的最小電阻b.c. IOZH對象:I/Opin和有高阻態(tài)的outputpin.目的：檢測在高阻態(tài)下outputpin和地之間的電阻是否足夠大.方法:outputpin失去驅動能力，由PMU提供電壓電流預置在高阻態(tài)PMU在outputpin上加VDD,測灌入的電流，是否超過標準范圍錯誤分析：1）電流略超標，可能是DUT之外系統有其它耗電流，或DUT有缺陷2）電流很大,DUT有嚴重缺陷，或者DUT未被正確預置電阻：高阻態(tài)下pin到地的最小電阻7.OutputShortCircuitCurrent(IOS)(定壓0v測流)目的：檢測outpu