微機(jī)原理與接口技術(shù)習(xí)題答案

1、Word資料 第 5 章總線及其形成 1. 微處理器的外部結(jié)構(gòu)表現(xiàn)為 數(shù)量有限的輸入輸出引腳，它們構(gòu)成了微處理器級總線。 2. 微處理器級總線經(jīng)過形成電路之后形成了 系統(tǒng)級總線。 3. 簡述總線的定義及在計(jì)算機(jī)系統(tǒng)中采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)。 答：總線是計(jì)算機(jī)系統(tǒng)中模塊（或子系統(tǒng)）之間傳輸數(shù)據(jù)、地址和控制信號的公共通道， 它是一組公用導(dǎo)線，是計(jì)算機(jī)系統(tǒng)的重要組成部分。 采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)是： 1） 簡化軟、硬件設(shè)計(jì)。 2） 簡化系統(tǒng)結(jié)構(gòu)。 3） 易于系統(tǒng)擴(kuò)展。 4） 便于系統(tǒng)更新。 5） 便于調(diào)試和維修。 4. 在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線分成哪幾類。 答：在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中

2、，按功能層次可以把總線分成：片總線、元件級總線、系 統(tǒng)總線和通信總線。 5. 簡述 RESET 信號的有效形式和系統(tǒng)復(fù)位后的啟動地址。 答：RESET 為系統(tǒng)復(fù)位信號，高電平有效，其有效信號至少要保持四個時(shí)鐘周期，且復(fù) 位信號上升沿要與 CLK 下降沿同步。 系統(tǒng)復(fù)位后的啟動地址為 OFFFFOH。即：（CS）=OFFFFH, （IP） =0000H。 6. 8086 CPU 的M/IO信號在訪問存儲器時(shí)為 高電平，訪問 I/O 端口時(shí)為_低電平。 7. 在 8086 系統(tǒng)總線結(jié)構(gòu)中，為什么要有地址鎖存器？ 答：8086CPU 有 20 條地址線和 16 條數(shù)據(jù)線，為了減少引腳，采用了分時(shí)復(fù)用

3、，共占 了 20 條引腳。這 20 條引腳在總線周期的 T1 狀態(tài)輸出地址。為了使地址信息在總線周期的 其他 T 狀態(tài)仍保持有效，總線控制邏輯必須有一個地址鎖存器，把 T1 狀態(tài)輸出的 20 位地 址信息進(jìn)行鎖存。 8. 根據(jù)傳送信息的種類不同，系統(tǒng)總線分為 數(shù)據(jù)總線、地址總線和控制總線。 9. 三態(tài)邏輯電路輸出信號的三個狀態(tài)是 高電平、低電平和高阻態(tài)。 10. 在 8086 的基本讀總線周期中，在 狀態(tài)開始輸出有效的 ALE 信號；在T2狀態(tài)開始輸Word資料 出低電平的RD信號，相應(yīng)的DEN為 低_電平,DT/R為_低_電平；引腳 AD15 AD。 上在Ti狀態(tài)期間給出地址信息，在 T4狀

4、態(tài)完成數(shù)據(jù)的讀入。 11. 利用常用芯片 74LS373 構(gòu)成 8086 系統(tǒng)的地址總線， 74LS245 作為總線收發(fā)器構(gòu)成數(shù) 據(jù)總線，畫出 8086 最小方式系統(tǒng)總線形成電路。 答：8086 最小方式系統(tǒng)總線形成電路如圖 5.1 所示。 12. 微機(jī)中的控制總線提供 H 。 A 數(shù)據(jù)信號流； B. 存儲器和 I/O 設(shè)備的地址碼； C. 所有存儲器和 I/O 設(shè)備的時(shí)序信號; D. 所有存儲器和 I/O 設(shè)備的控制信號; E. 來自存儲器和 I/O 設(shè)備的響應(yīng)信號; A,., 時(shí)鐘 IKS I 11出 ttlUA 陽】 NTR P rrr R 畑 ; ! : I ! 圖 5.3有一個等待周

5、期的 8086最小方式時(shí)序圖 22. 上題中如果指令分別為： （1） MOV DATA+1 ， AX （2） MOV DATA+1， AL （3） OUT DX， AX （DX 的容為偶數(shù)） （4） IN AL, 0F5H 重做上題（1）。 答：（1）因?yàn)?DATA 為偶地址， 則 DATA+1 為奇地址。 故要完成本條指令， 需要兩個總線 周期。時(shí)序圖如圖 5.4 所示。 Word資料 圖 5.4 執(zhí)行 MOV DATA+1 , AX指令的時(shí)序參考圖 (2) DATA+1 雖然為奇地址，但是 AL 為八位存儲器，故本條指令需用一個總線周 期，時(shí)序圖如圖 5.5 所示。 圖 5.5執(zhí)行 MOV

6、 DATA+1，AL指令的時(shí)序參考圖CLK AiJJi* - A (.rS, BltLS. AD , - AD AI.E M 1() DFN DT R RL : T _ I _ I I I I jrWMTV fi | UHL n r I i I i i i i I I 口I Ii 扎聲; BEflE* j閔川叫 BJHt i Otttti： I WK _ Word資料 (3) 執(zhí)行 OUT DX, AX (DX 的容為偶數(shù))指令的時(shí)序圖如圖 5.6 所示。 (4) 執(zhí)行 IN AL , 0F5H 指令的時(shí)序圖如圖 5.7 所示。HHE- ALL M/10 D!7R Alls ADU DLN 圖 5.6執(zhí)行 OUT DX, AX指令的時(shí)序參考圖 Word資料 23. 8086 最小方式下，讀總線周期和寫總線周期相同之處是：在 Ti狀態(tài)開 始使 ALE 信號變?yōu)橛行?高 電平,并輸出M/iO信號來確定是訪問存儲器還 是訪問 I/O 端口，同時(shí)送出 20 位有效地址，在Ti狀態(tài)的后部，ALE 信號變?yōu)?低 電平，利用其下降沿將 20 位地址和BHE的狀態(tài)鎖存在地址鎖存器中；相異 之處從T2狀態(tài)開始的數(shù)據(jù)