計算機(jī)組成原理試題12759

1、本科生期末試卷（一）一、選擇題（每小題1分，共15分）  1  從器件角度看，計算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機(jī)仍屬于（ B ）計算機(jī)。    A  并行    B  馮·諾依曼    C  智能    D  串行  2  某機(jī)

2、字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負(fù)整數(shù)為（ A ）。    A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)  3  以下有關(guān)運算器的描述，（ C ）是正確的。A  只做加

3、法運算    B  只做算術(shù)運算C  算術(shù)運算與邏輯運算    D  只做邏輯運算  4  EEPROM是指（D  ）。    A  讀寫存儲器    B  只讀存儲器    C  閃速記憶體  &#

4、160; D  電擦除可編程只讀存儲器  5  常用的虛擬存儲系統(tǒng)由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。    A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache  

5、6  RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ C ）。A  棧頂和次棧頂    B  兩個主存單元C  一個主存單元和一個通用寄存器    D  兩個通用寄存器  7  當(dāng)前的CPU由（B  ）組成。A  控制器    B  控制器、運算器、cach

6、eC  運算器、主存    D  控制器、ALU、主存  8  流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（ D ）。A  具備同等水平 B  不具備同等水平C  小于前者D  大于前者  9  在集中式總線仲裁中，（ C ）方式回應(yīng)時間最快。

7、    A  獨立請求    B  計數(shù)器定時查詢    C  菊花鏈  10  CPU中跟蹤指令后繼地址的寄存器是（ C ）。    A  地址寄存器    B  指令計數(shù)器 C  程序計數(shù)器 &#

8、160;  D  指令寄存器  11  從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。    A  單總線    B  雙總線C  三總線    D  多總線  12  單級中斷系統(tǒng)中，CPU一旦回應(yīng)中斷，立即關(guān)閉（C  ）標(biāo)志，以防

9、止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。    A  中斷允許    B  中斷請求 C  中斷屏蔽    D  DMA請求  13  安騰處理機(jī)的典型指令格式為（  A）位。    A  32位    B&#

10、160; 64位    C  41位    D  48位  14  下面操作中應(yīng)該由特權(quán)指令完成的是（  ）。A  設(shè)置定時器的初值 B  從用戶模式切換到管理員模式C  開定時器中斷 D  關(guān)中斷  15  下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的是（ &#

11、160;）。A  超長指令字B  顯式并行指令計算C  推斷執(zhí)行 D  超線程二、填空題（每小題2分，共20分）  1  字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值 ）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ ASCII ）碼。  2  按IEEE754標(biāo)準(zhǔn)，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（ e ）加上

12、一個固定的偏移值（  127）。  3  雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時間）并行技術(shù)。  4  虛擬存儲器分為頁式、（端）式、（段頁）式三種。  5  安騰指令格式采用5個字段：除了操作碼（OP）字段和推斷字段外，還有3個7位的（  ）字段，它們用于指定（  ）2個源操作數(shù)和1個目標(biāo)操作數(shù)的地址。  6  CPU從存

13、儲器取出一條指令并執(zhí)行該指令的時間稱為（指令），它常用若干個（時鐘周期）來表示。  7  安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應(yīng)用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（推斷寄存器）和8個（  ）。  8  衡量總線性能的重要指標(biāo)是（帶寬），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（Mbps）。  9  DMA控制器按其結(jié)構(gòu)，分為（選擇型）DMA控制器和（多路型）DMA控制器。前者適用于高速設(shè)

14、備，后者適用于慢速設(shè)備。  10  64位處理機(jī)的兩種典型體系結(jié)構(gòu)是（MIPS）和（RICS）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題8分，共16分）  1  CPU中有哪幾類主要寄存器，用一句話回答其功能。答：1.數(shù)據(jù)緩沖寄存器（DR）2.指令寄存器（IR）3.程序計數(shù)器（PC）4.地址寄存器（AR）5.累加寄存器（AC）6.狀態(tài)條件寄存器（PSW）。功能:進(jìn)行算數(shù)運算與邏輯運算  2  指令和數(shù)據(jù)都用二進(jìn)制代碼存放在存儲器中，從時

15、空觀角度回答CPU如何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。答:在時間上，取址周期湊個存儲器中取出的是指令，而執(zhí)行周期湊個存儲器取出或往存儲器在寫入的是數(shù)據(jù)，在空間上，從存儲器中取出指令送控制器，而執(zhí)行周期從存儲器從取的數(shù)據(jù)送運算器、往存儲器寫入的數(shù)據(jù)也是來自運算器四、計算題（10分）設(shè)x=-15，y=+13，數(shù)據(jù)用補(bǔ)碼表示，用帶求補(bǔ)器的陣列乘法器求出乘積x×y，并用十進(jìn)制數(shù)乘法進(jìn)行驗證。 六、設(shè)計題（15分）某計算機(jī)有下圖所示的功能部件，其中M為主存，指令和數(shù)據(jù)均存放在其中，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R0R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器（

16、具有自動加1功能），C、D為暫存寄存器，ALU為算術(shù)邏輯單元，移位器可左移、右移、直通傳送。 將所有功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。    畫出“ADD R1，（R2）”指令周期流程圖。該指令的含義是將R1中的數(shù)與（R2）指示的主存單元中的數(shù)相加，相加的結(jié)果直通傳送至R1中。    若另外增加一個指令存貯器，修改數(shù)據(jù)通路，畫出的指令周期流程圖。  七、分析計算題（12分）如果一條指令的執(zhí)行過程分為取指令、指令譯碼、指令執(zhí)行三個子過程，

17、每個子過程時間都為100ns。請分別畫出指令順序執(zhí)行和流水執(zhí)行方式的時空圖。計算兩種情況下執(zhí)行n=1000條指令所需的時間。流水方式比順序方式執(zhí)行指令的速度提高了幾倍？  本科生期末試卷（二）一、選擇題（每小題1分，共15分）  1  馮·諾依曼機(jī)工作的基本方式的特點是（  B）。A  多指令流單數(shù)據(jù)流B  按地址訪問并順序執(zhí)行指C  堆棧操D  存貯器按內(nèi)容選擇地址  2  在機(jī)器數(shù)（

18、 B C）中，零的表示形式是唯一的。    A  原碼    B  補(bǔ)碼    C  移碼    D  反碼  3  在定點二進(jìn)制運算器中，減法運算一般通過（ D ）來實現(xiàn)。A  原碼運算的二進(jìn)制減法器 B補(bǔ)碼運算的二進(jìn)制減法器 C原碼運算

19、的十進(jìn)制加法器 D補(bǔ)碼運算的二進(jìn)制加法器  4  某計算機(jī)字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（ D ）。    A  064MB    B  032MB    C  032M    D  064M  5  主存貯器和CP

20、U之間增加cache的目的是（ A ）。A  解決CPU和主存之間的速度匹配問題B  擴(kuò)大主存貯器容量C  擴(kuò)大CPU中通用寄存器的數(shù)量D  既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量  6  單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（C  ）。A  堆棧尋址方式    B  立即尋址方式 C

21、0; 隱含尋址方式    D  間接尋址方式  7  同步控制是（ C ）。A  只適用于CPU控制的方式B  只適用于外圍設(shè)備控制的方式C  由統(tǒng)一時序信號控制的方式D  所有指令執(zhí)行時間都相同的方式  8  描述PCI總線中基本概念不正確的句子是（C  ）。A  PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備

22、B  PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C  PCI設(shè)備一定是主設(shè)備D  系統(tǒng)中只允許有一條PCI總線  9  CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（ B ）。    A  512KB    B  1MB    C  256KB &

23、#160;  D  2MB  10  為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（ B ）。    A  通用寄存器    B  堆棧    C  存儲器    D  外存  11  特權(quán)指令是由（ 

24、C ）執(zhí)行的機(jī)器指令。    A  中斷程序    B  用戶程序    C  操作系統(tǒng)核心程序    D  I/O程序  12  虛擬存儲技術(shù)主要解決存儲器的（ B ）問題。    A  速度   

25、 B  擴(kuò)大存儲容量    C  成本    D  前三者兼顧  13  引入多道程序的目的在于（  A）。A  充分利用CPU，減少等待CPU時間B  提高實時回應(yīng)速度C  有利于代碼共享，減少主輔存信息交換量 D  充分利用存儲器  14  64位雙核安騰

26、處理機(jī)采用了（ B ）技術(shù)。    A  流水    B  時間并行    C  資源重復(fù)    D  流水+資源重復(fù)  15  在安騰處理機(jī)中，控制推測技術(shù)主要用于解決（ B ）問題。A  中斷服務(wù)B  與取數(shù)指令有關(guān)的控制相關(guān)C

27、0; 與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D  與存數(shù)指令有關(guān)的控制相關(guān)二、填空題（每小題2分，共20分）  1  在計算機(jī)術(shù)語中，將ALU控制器和（ 運算器 ）存儲器合在一起稱為（ CPU ）。  2  數(shù)的真值變成機(jī)器碼可采用原碼表示法，反碼表示法，（ 補(bǔ)碼 ）表示法，（ 移碼 ）表示法。  3  廣泛使用的（ SRAM）和（ DRAM ）都是半

28、導(dǎo)體隨機(jī)讀寫存儲器。前者的速度比后者快，但集成度不如后者高。  4  反映主存速度指標(biāo)的三個術(shù)語是存取時間、（存儲器帶寬 ）和（ 存儲周期 ）。  5  形成指令地址的方法稱為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指令時（ 跳躍 ）尋址。  6  CPU從（ 存儲器 ）取出一條指令并執(zhí)行這條指令的時間和稱為（ 指令周期 ）。  7  RISC指令系

29、統(tǒng)的最大特點是：只有（ 取數(shù) ）指令和（存數(shù) ）指令訪問記憶體，其余指令的操作均在寄存器之間進(jìn)行。  8  微型機(jī)的標(biāo)準(zhǔn)總線，從帶寬132MB/S的32位（字長）總線發(fā)展到64位的（指令）總線。  9  IA-32表示（ intel ）公司的（ 64 ）位處理機(jī)體系結(jié)構(gòu)。  10  安騰體系機(jī)構(gòu)采用顯示并行指令計算技術(shù)，在指令中設(shè)計了（屬性）字段，用以指明哪些指令可以（并行）執(zhí)行。三、簡答題（每小題8分，共

30、16分）  1  簡述64位安騰處理機(jī)的體系結(jié)構(gòu)主要特點。 1：顯式并行指令計算技術(shù)。 2 超長指令字技術(shù) 3 分支推斷技術(shù) 4 推測技術(shù) 5 軟件流水技術(shù) 6 寄存器堆棧技術(shù)   2  畫出分布式仲裁器的邏輯示意圖。195頁           四、計算題（10分）  

31、;  已知x=-0.01111，y=+0.11001,求：    x補(bǔ)，-x補(bǔ)，y補(bǔ)，-y補(bǔ)；    x+y,x-y,判斷加減運算是否溢出。 五、分析題（12分）    參見圖1，這是一個二維中斷系統(tǒng)，請問：      在中斷情況下，CPU和設(shè)備的優(yōu)先級如何考慮？請按降序排列各設(shè)備的中斷優(yōu)先級。      若CPU現(xiàn)執(zhí)行設(shè)備C的

32、中斷服務(wù)程序，IM2，IM1，IM0的狀態(tài)是什么？如果CPU執(zhí)行設(shè)備H的中斷服務(wù)程序，IM2，IM1，IM0的狀態(tài)又是什么？      每一級的IM能否對某個優(yōu)先級的個別設(shè)備單獨進(jìn)行屏蔽？如果不能，采取什么方法可達(dá)到目的？      若設(shè)備C一提出中斷請求，CPU立即進(jìn)行回應(yīng)，如何調(diào)整才能滿足此要求？ 六、設(shè)計題（15分）    圖2所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計數(shù)器（具有自增功能），M為主存（

33、受R/W#信號控制），AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，在線標(biāo)注有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標(biāo)字符的線為直通線，不受控制。  “ADDR2,R0”指令完成(R0)+(R2)R0的功能操作，畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中。并在流程圖每一個CPU周期右邊列出相應(yīng)的微操作控制信號序列。  若將（取指周期）縮短為一個CPU周期，請先畫出修改數(shù)據(jù)通路，然后畫出指令周期流程圖。  

34、   七、分析題（12分）設(shè)有k=4段指令流水線，它們是取指令、譯碼、執(zhí)行、存結(jié)果，各流水段持續(xù)時間均為t。連續(xù)輸入n=8條指令，請畫出指令流水線時空圖。推導(dǎo)流水線實際吞吐率的公式P，它定義為單位時間中輸出的指令數(shù)。推導(dǎo)流水線的加速比公式S，它定義為順序執(zhí)行幾條指令所用的時間與流水執(zhí)行幾條指令所用的時間之比。    本科生期末試卷（三）一、選擇題（每小題1分，共15分）  1  下列數(shù)中最小的數(shù)是（ A ）。    A

35、0; （101001）2    B  （52）8    C  （101001）BCD    D  （233）16  2  某DRAM芯片，其存儲容量為512M×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ D ）。    A  8，512    

36、B  512，8    C  18，8    D  19，8  3  在下面描述的匯編語言基本概念中，不正確的表述是（ C ）。A  對程序員的訓(xùn)練要求來說，需要硬件知識  B  匯編語言對機(jī)器的依賴性高C  用匯編語言編寫程序的難度比高級語言    D  匯

37、編語言編寫的程序執(zhí)行速度比高級語言慢  4  交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（ A ）方式執(zhí)行多個獨立的讀寫操作。    A  流水    B  資源重復(fù)    C  順序    D  資源共享  5  寄存器間接尋址方式中，操作數(shù)在（ B

38、 ）。    A  通用寄存器    B  主存單元    C  程序計數(shù)器    D  堆棧  6  機(jī)器指令與微指令之間的關(guān)系是（ A ）。A  用若干條微指令實現(xiàn)一條機(jī)器指令B  用若干條機(jī)器指令實現(xiàn)一條微指令C  用一條微

39、指令實現(xiàn)一條機(jī)器指令D  用一條機(jī)器指令實現(xiàn)一條微指令  7  描述多媒體CPU基本概念中，不正確的是（ C ）。A  多媒體CPU是帶有MMX技術(shù)的處理器 B  MMX是一種多媒體擴(kuò)展結(jié)構(gòu)C  MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令 D  多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器  8  在集中式總線仲裁中，（ A ）方式對電路故障最敏感。

40、    A  菊花鏈    B  獨立請求    C  計數(shù)器定時查詢  9  流水線中造成控制相關(guān)的原因是執(zhí)行（ A ）指令而引起。    A  條件轉(zhuǎn)移    B  訪內(nèi)    C &#

41、160;算邏    D  無條件轉(zhuǎn)移  10  PCI總線是一個高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（D  ）。A  采用同步定時協(xié)議    B  采用分布式仲裁策略 C  具有自動配置能力    D  適合于低成本的小系統(tǒng)  11  下面陳述中，不屬于

42、外圍設(shè)備三個基本組成部分的是（ D ）。    A  存儲介質(zhì)    B  驅(qū)動裝置    C  控制電路    D  計數(shù)器  12  中斷處理過程中，（ A ）項是由硬件完成。    A  關(guān)中斷 

43、0;  B  開中斷    C  保存CPU現(xiàn)場    D  恢復(fù)CPU現(xiàn)場  13  IEEE1394是一種高速串行I/O標(biāo)準(zhǔn)界面。以下選項中，（ D ）項不屬于IEEE1394的協(xié)議集。    A  業(yè)務(wù)層    B  鏈路層  

44、60; C  物理層    D  串行總線管理  14  下面陳述中，（ C ）項屬于存儲管理部件MMU的職能。    A  分區(qū)式存儲管理    B  交換技術(shù)    C  分頁技術(shù)  15  64位的安騰處理機(jī)設(shè)置了四類執(zhí)行單

45、元。下面陳述中，（D  ）項不屬于安騰的執(zhí)行單元。A  浮點執(zhí)行單元    B  存儲器執(zhí)行單元 C  轉(zhuǎn)移執(zhí)行單元    D  定點執(zhí)行單元二、填空題（每小題2分，共20分）  1  定點32位字長的字，采用2的補(bǔ)碼形式表示時，一個字所能表示的整數(shù)范圍是（-2的31次方-2的31次方減一 ）。  2  IEEE754

46、標(biāo)準(zhǔn)規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（  ）。  3  浮點加、減法運算的步驟是（0操作檢查）、（比較階碼大小并完成對階）、（尾數(shù)加減）、（規(guī)格化處理）、（舍入操作）  4  某計算機(jī)字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（ 24 ）條。  5  一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存

47、地址共（ 20 ）位，其中主存字塊標(biāo)記應(yīng)為（ 9 ）位，組地址應(yīng)為（ 5 ）位，Cache地址共（ 11 ）位。  6  CPU從主存取出一條指令并執(zhí)行該指令的時間叫（指令周期），它通常包含若干個（CPU周期），而后者又包含若干個（時鐘周期）。  7  某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就將其取出進(jìn)行處理，

48、這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（N/(N*X+Y)）次中斷請求。  8  在計算機(jī)系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（總線）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址）、（數(shù)據(jù)）、（控制信息）。  9  在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實現(xiàn)（存儲區(qū)域）保護(hù)。  10  安騰體系結(jié)構(gòu)采用推測技術(shù)，利用（控制）推測方法和（數(shù)據(jù)）推測方法提高指令執(zhí)行的并行度。三、簡答題（每小題8分，共16分）1  列

49、表比較CISC處理機(jī)和RISC處理機(jī)的特點。   2  簡要列出64位的安騰處理機(jī)體系結(jié)構(gòu)的主要特點。1.顯示并行指令計算（EPIC）技術(shù)。 2.超長指令字（VLIW）技術(shù)。3.分支推斷技術(shù) 4.推測技術(shù)5.軟件流水線技術(shù)6.寄存器堆棧技術(shù)四、計算題（12分）有兩個浮點數(shù)N1=2j1×S1,N2=2j2×S2，其中階碼用4位移碼、尾數(shù)用8位原碼表示（含1位符號位）。設(shè)j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，寫出運算步驟及結(jié)果。

50、 五、設(shè)計題（12分）機(jī)器字長32位，常規(guī)設(shè)計的物理存儲空間32M，若將物理存儲空間擴(kuò)展到256M，請?zhí)岢鲆环N設(shè)計方案。 六、分析題（10分）    某機(jī)的指令格式如下所示     X為尋址特征位：X=00：直接尋址；X=01：用變址寄存器RX1尋址；X=10：用變址寄存器RX2尋址；X=11：相對尋址    設(shè)(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六進(jìn)制數(shù)），請確定下列指令中的有效地址：4420H

51、0;   2244H    1322H    3521H答：有效地址：0020H    有效地址：1166H    有效地址：1256H     有效地址：0058H七、分析題（15分）    有如下四種類型的單處理機(jī)：      基準(zhǔn)標(biāo)量機(jī)（每個CPU周期啟

52、動1條機(jī)器指令，并行度ILP=1）；  超級標(biāo)量機(jī)（每個CPU周期啟動3條機(jī)器指令，并行度ILP=3）； 超級流水機(jī)（每1/3個CPU周期啟動1條機(jī)器指令，并行度ILP=3）；  超標(biāo)量超流水機(jī)（每個CPU周期啟動9條指令，并行度ILP=9）。試畫出四種類型處理機(jī)的時空圖。本科生期末試卷（四）一、選擇題（每小題1分，共15分）  1  運算器的核心功能部件是（  B）。    A  數(shù)據(jù)總線   

53、 B  ALU    C  狀態(tài)條件寄存器    D  通用寄存器  2  某單片機(jī)字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（A  ）。    A  1M    B  4MB    C  4M

54、    D  1MB  3  某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ B ）。    A  20    B  28    C  30    D  32 &#

55、160;4  雙端口存儲器所以能進(jìn)行高速讀/寫操作，是因為采用（ D ）。A  高速芯片    B  新型器件C  流水技術(shù)    D  兩套相互獨立的讀寫電路  5  單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（  C）。A  堆棧尋址方式   

56、 B  立即尋址方式C  隱含尋址方式    D  間接尋址方式  6  為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ C ）。    A  用程序計數(shù)器PC來產(chǎn)生后繼微指令地址    B  用微程序計數(shù)器PC來產(chǎn)生后繼微指令地址    C &#

57、160;通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址    D  通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址  7  微程控器中，機(jī)器指令與微指令的關(guān)系是（  B）。    A  每一條機(jī)器指令由一條微指令來執(zhí)行B  每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行    C  一段機(jī)器指令組

58、成的程序可由一條微指令來執(zhí)行D  一條微指令由若干條機(jī)器指令組成  8  CPU中跟蹤指令后繼地址的寄存器是（ B ）。    A  地址寄存器    B  程序計數(shù)器    C  指令寄存器    D  通用寄存器  9  某寄存器中的數(shù)

59、值為指令碼，只有CPU的（ A ）才能識別它。    A  指令譯碼器    B  判斷程序    C  微指令    D  時序信號  10  為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（ B ）。    A  通

60、用寄存器    B  堆棧    C  主存    D  外存  11  采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（ C ）的時間。    A  指令周期    B  機(jī)器周期    C

61、  存儲周期    D  總線周期  12  將IEEE1394串行標(biāo)準(zhǔn)界面與SCSI并行標(biāo)準(zhǔn)界面進(jìn)行比較，指出下面陳述中不正確的項是（ D ）。A  前者數(shù)據(jù)傳輸率高B  前者數(shù)據(jù)傳送的實時性好C  前者使用6芯電纜，體積小D  前者不具有熱插拔能力  13  下面陳述中，不屬于虛存機(jī)制要解決的問題項是（ D ）。A

62、  調(diào)度問題B  地址映射問題C  替換與更新問題D  擴(kuò)大物理主存的存儲容量和字長  14  進(jìn)程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（ D ）。A  被選中占有處理機(jī)時間  B  等待某一事件發(fā)生C  等待的事件已發(fā)生D  時間片已用完  15  安騰處理機(jī)的一組指令中，可以并行執(zhí)行的指令是（  

63、）。A  Id8  r1=r3    B  add  r6=r8,r9   C  SUB  r3=r1,r4    D  add  r5=r3,r7二、填空題（每小題2分，共20分） 1  計算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機(jī)器級、操作系統(tǒng)級、（匯編語言&#

64、160;）級、（ 高級語言 ）級。  2  十進(jìn)制數(shù)在計算機(jī)內(nèi)有兩種表示形式：（ 字符串 ）形式和（ 壓縮十進(jìn)制串）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運算。  3  一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（ 純小數(shù) ）和（純整數(shù) ）兩種表示方法。  4  對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機(jī)采用多級存儲

65、體系結(jié)構(gòu)，即（ 高速緩沖存儲器 ）、（ 主存儲器 ）、（外存儲器  ）。  5  高級的DRAM芯片增強(qiáng)了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、（ CDRAM ）、（ SDRAM ）。  6  一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（完善性）、（有效性）（規(guī)整性）、（兼容性 ）四大類指令。  7 &#

66、160;機(jī)器指令對四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（地址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）型數(shù)據(jù)、（邏輯 ）型數(shù)據(jù)。  8  CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（ 指令寄存器 IR），指示下一條指令地址的寄存器是（  程序計數(shù)器PC），保存算術(shù)邏輯運算結(jié)果的寄存器是（ 數(shù)據(jù)緩沖寄存器DR ）和（通用寄存器  ）。  9  虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實現(xiàn)（ 存儲區(qū)域 ）保

67、護(hù)。  10  安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（“if-then-else”  ）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（順序/并行  ）代碼，避免了錯誤預(yù)測分支而付出的代價。三、簡答題（每小題8分，共16分）  1  PCI總線中三種橋的名稱是什么？簡述其功能。解：PCI總線中三種橋的名稱分別是HOST總線/PCI橋(簡稱HOST橋)、PCI/PCI橋和PCI/LEGACY總線橋。橋是一個總線轉(zhuǎn)換部件，可把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)

68、備都能看到同一份地址表。橋有信號的緩沖能力和信號電平轉(zhuǎn)換功能。它還可以完成規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存化、裝拆數(shù)據(jù)分組等  2  安騰處理機(jī)采用的6種增強(qiáng)并行性功能的技術(shù)措施是什么？解：1.顯示并行指令計算技術(shù) 2.超長指令字技術(shù)3.分支推斷技術(shù) 4.推測技術(shù) 5.軟件流水技術(shù) 6.寄存器堆棧技術(shù) 五、計算題（10分）    設(shè)存儲器容量為64M字，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns

69、。求：順序存儲器和交叉存儲器的帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m=8個字的性息總量都是Q=64bx8=512b 順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=8x100ns=8x10-7s t1=T+(m-1)t=100ns+7x50ns=4.5x10-7s 順序存儲器和交叉存儲器的帶寬分別是: W2=q/t2=512b/(8x10-7)s=640Mb/s W1=q/t1=512b/(4.5x10-7)s=1137.8Mb/s六、分析題（12分）    一種二進(jìn)制RS型

70、32位的指令結(jié)構(gòu)如下：    其中OP為操作碼字段，X為尋址模式字段，D為偏移量字段，其尋址模式定義為有效地址E算法及說明列表如下：請寫出6種尋址方式的名稱。解：1.直接尋址方式 2.相對尋址方式 3.變址尋址方式 4.基址尋址方式 5.間接尋址方式 6.寄存器間接尋址方式七、設(shè)計題（15分）    CPU的數(shù)據(jù)通路如圖1所示。運算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，PC為程序

71、計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。    機(jī)器指令“LDA(R3),R0”實現(xiàn)的功能是：以（R3）的內(nèi)容為數(shù)存單元地址，讀出數(shù)存該單元中數(shù)據(jù)至通用寄存器R0中。請畫出該取數(shù)指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號。（一個CPU周期有T1T4四個時鐘信號，寄存器打入信號必須注明時鐘序號）  本科生期末試卷（五）一、選擇題（每小題1分，共15分）  1  某機(jī)字長64位，1位

72、符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（ A ）。    A  +(263-1)    B  +(264-1)    C  -(263-1)    D  -(264-1)  2  請從下面浮點運算器中的描述中選出兩個描述正確的句子（ AC ）。 

73、60;  A  浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn) B階碼部件可實現(xiàn)加，減，乘，除四種運算。    C  階碼部件只進(jìn)行階碼相加，相減和比較操作。 D  尾數(shù)部件只進(jìn)行乘法和除法運算。  3  存儲單元是指（ B ）。    A  存放1個二進(jìn)制信息位的存儲元B  存放1個機(jī)器字的所有存儲元

74、集合    C  存放1個位元組的所有存儲元集合D  存放2個位元組的所有存儲元集合  4  某機(jī)字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（D  ）。    A  01M    B  0512KB    C  056K    

75、D  0256KB  5  用于對某個寄存器中操作數(shù)的尋址方式為（  C）。    A  直接    B  間接    C  寄存器直接    D  寄存器間接  6  程控類的指令功能是（ D ）。A 

76、60;進(jìn)行算術(shù)運算和邏輯運算B  進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C  進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D  改變程序執(zhí)行的順序  7  指令周期是指（ C ）。A  CPU從主存取出一條指令的時間B  CPU執(zhí)行一條指令的時間C  CPU從主存取出一條指令加上執(zhí)行一條指令的時間D  時鐘周期時間  8  描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（AC

77、  ）。A  當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線B  當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個模塊與總線相連    C  系統(tǒng)中允許有一個這樣的CPU模塊  9  CRT的顏色為256色，則刷新存儲器每個單元的字長是（ C ）。    A  256位    B  16位  

78、  C  8位    D  7位  10  發(fā)生中斷請求的條件是（ A ）。A  一條指令執(zhí)行結(jié)束B  一次I/O操作結(jié)束C  機(jī)器內(nèi)部發(fā)生故障D  一次DMA操作結(jié)束  11  中斷矢量地址是（ B ）。A  子程序入口地址B  中斷服務(wù)程序入口地址C

79、60; 中斷服務(wù)程序入口地址指示器D  例行程序入口地址  12  IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（ AC ）。A  除非同步傳送外，還提供同步傳送方式B  提高了時鐘頻率C  除優(yōu)先權(quán)仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式D  能夠進(jìn)行熱插拔  13  直接映射cache的主要優(yōu)點是實現(xiàn)簡單。這種方式的主要缺點是（B  ）。A 

80、; 它比其他cache映射方式價格更貴B  如果使用中的2個或多個塊映射到cache同一行，命中率則下降C  它的存取時間大于其他cache映射方式D  cache中的塊數(shù)隨著主存容量增大而線性增加  14  虛擬存儲器中段頁式存儲管理方案的特性為（C  ）。A  空間浪費大，存儲共享不易，存儲保護(hù)容易，不能動態(tài)連接B  空間浪費小，存儲共享容易，存儲保護(hù)不易，不能動態(tài)連接C  空間浪費大，存儲共享不易，存

81、儲保護(hù)容易，能動態(tài)連接   D  空間浪費小，存儲共享容易，存儲保護(hù)容易，能動態(tài)連接  15  安騰處理機(jī)的指令格式中，操作數(shù)尋址采用（ B ）。    A  R-R-S型    B  R-R-R型    C  R-S-S型    D  S-S-S型

82、二、填空題（每小題2分，共20分）  1  IEEE6754標(biāo)準(zhǔn)規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位。則它所能表示的最大規(guī)格化正數(shù)為（  ）。  2  直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，要解決漢字的（  ）、（  ）和（  ）三種不同用途的編碼。  3  數(shù)的真值變成機(jī)器碼時有四種表示方法，即（  ）表示法，（ 

83、0;）表示法，（  ）表示法，（  ）表示法。  4  主存儲器的技術(shù)指標(biāo)有（  ），（  ），（  ），（  ）。  5  cache和主存構(gòu)成了（  ），全由（  ）來實現(xiàn)。  6  根據(jù)通道的工作方式，通道分為（  ）通道和（  ）通道兩種類型。  7&

84、#160; SCSI是（  ）I/O標(biāo)準(zhǔn)界面，IEEE1394是（  ）I/O標(biāo)準(zhǔn)界面。  8  某系統(tǒng)總線的一個存取周期最快為3個總線時鐘周期，總線在一個總線周期中可以存取32位數(shù)據(jù)。如總線的時鐘頻率為8.33MHz，則總線的帶寬是（  ）。  9  操作系統(tǒng)是計算機(jī)硬件資源管理器，其主要管理功能有（  ）管理、（  ）管理和（  ）管理。  10 安騰處

85、理機(jī)采用VLIW技術(shù)，編譯器經(jīng)過優(yōu)化，將多條能并行執(zhí)行的指令合并成一個具有（  ）的超長指令字，控制多個獨立的（  ）同時工作。三、簡答題（每小題8分，共16分）  1  畫圖說明現(xiàn)代計算機(jī)系統(tǒng)的層次結(jié)構(gòu)。  2  簡述水平型微指令和垂直型微指令的特點。四、計算題（10分）CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為200ns，求cache/主存系統(tǒng)的效率和平均訪問時間。h =&

86、#160;2420/2500 = 0.968 ta = h*tc+(1-h)*tm = 45.12 ns e =tc/ta = 88.65%五、設(shè)計題（12分）    某機(jī)器單字長指令為32位，共有40條指令，通用寄存器有128個，主存最大尋址空間為64M。尋址方式有立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對尋址六種。請設(shè)計指令格式，并做必要說明。六、證明題（12分）    一

87、條機(jī)器指令的指令周期包括取指（IF）、譯碼（ID）、執(zhí)行（EX）、寫回（WB）四個過程段，每個過程段1個時鐘周期T完成。    先段定機(jī)器指令采用以下三種方式執(zhí)行：非流水線（順序）方式，標(biāo)量流水線方式，超標(biāo)量流水線方式。    請畫出三種方式的時空圖，證明流水計算機(jī)比非流水計算機(jī)具有更高的吞吐率。七、設(shè)計題（15分）    CPU的數(shù)據(jù)通路如圖1所示。運算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲

88、器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。    機(jī)器指令“STO R1,(R2)”實現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫入到以（R2）為地址的數(shù)存單元中。請畫出該存數(shù)指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號。（一個CPU周期含T1T4四個時鐘信號，寄存器打入信號必須注明時鐘序號）  解： 本科生期末試卷（六）一、選擇題（每小題1分，共15分）  1 

89、60;從器件角度看，計算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機(jī)仍屬于（ B ）計算機(jī)。    A  并行    B  馮·諾依曼    C  智能    D  串行  2  某機(jī)字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負(fù)整數(shù)為（  A）。&

90、#160;   A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)  3  以下有關(guān)運算器的描述，（ C ）是正確的。    A  只做加法運算   

91、0;B  只做算術(shù)運算     C  算術(shù)運算與邏輯運算    D  只做邏輯運算  4  EEPROM是指（  D）。    A  讀寫存儲器    B  只讀存儲器   C  閃速記憶體  

92、60; D  電擦除可編程只讀存儲器  5  常用的虛擬存儲系統(tǒng)由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。    A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache  6

93、  RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（  D）。A  棧頂和次棧頂  B  兩個主存單元  C  一個主存單元和一個通用寄存器 D  兩個通用寄存器  7  當(dāng)前的CPU由（  D）組成。A  控制器B  控制器、運算器、cacheC  運算器、主存 D  控制器、

94、ALU、主存  8  流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（  ）。A  具備同等水平B  不具備同等水平C  小于前者D  大于前者  9  在集中式總線仲裁中，（  A）方式回應(yīng)時間最快。    A  獨立請求    B&#

95、160; 計數(shù)器定時查詢    C  菊花鏈  10  CPU中跟蹤指令后繼地址的寄存器是（  C）。    A  地址寄存器    B  指令計數(shù)器    C  程序計數(shù)器    D  指令寄存器  11&#

96、160; 從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。    A  單總線    B  雙總線    C  三總線    D  多總線  12  單級中斷系統(tǒng)中，CPU一旦回應(yīng)中斷，立即關(guān)閉（ C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)

97、行干擾。    A  中斷允許    B  中斷請求    C  中斷屏蔽    D  DMA請求  13  安騰處理機(jī)的典型指令格式為（ ）位。    A  32位    B  64位&#

98、160;   C  41位    D  48位  14  下面操作中應(yīng)該由特權(quán)指令完成的是（  ）。A  設(shè)置定時器的初值B  從用戶模式切換到管理員模式C  開定時器中斷D  關(guān)中斷  15  下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的是（  ）。   

99、60;A  超長指令字    B  顯式并行指令計算    C  推斷執(zhí)行    D  超線程二、填空題（每小題2分，共20分）  1  字符信息是符號數(shù)據(jù)，屬于處理（  ）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（  ）碼。  2  按IEEE754標(biāo)準(zhǔn)，一個32位浮點數(shù)由符

100、號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（  ）加上一個固定的偏移值（  ）。  3  雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（  ）并行技術(shù)，后者采用（  ）并行技術(shù)。  4  虛擬存儲器分為頁式、（  ）式、（  ）式三種。  5  安騰指令格式采用5個字段：除了操作碼（OP）字段和

101、推斷字段外，還有3個7位的（  ）字段，它們用于指定（  ）2個源操作數(shù)和1個目標(biāo)操作數(shù)的地址。  6  CPU從存儲器取出一條指令并執(zhí)行該指令的時間稱為（  ），它常用若干個（  ）來表示。  7  安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應(yīng)用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（  ）和8個（  ）。  8 

102、 衡量總線性能的重要指標(biāo)是（  ），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（  ）。  9  DMA控制器按其結(jié)構(gòu)，分為（  ）DMA控制器和（  ）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。  10  64位處理機(jī)的兩種典型體系結(jié)構(gòu)是（  ）和（  ）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題8分，共16分） 

103、60;1  簡要總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲系統(tǒng)的訪問速度？   采用更高速的技術(shù)來縮短讀出時間，還可采用并行技術(shù)的存儲器。  2  一臺機(jī)器的指令系統(tǒng)有哪幾類典型指令？列出其名稱。數(shù)據(jù)傳送類控制類運算類邏輯類輸入輸出類字符串處理類特權(quán)類五、設(shè)計題（12分）    現(xiàn)給定與門、或門、異或門三種芯片，其中與門、或門的延遲時間為20ms，異或門的延遲時間為60ns。    請寫出一位全加器（FA）的真值表和邏輯表達(dá)式，

104、畫出FA的邏輯圖。    畫出32位行波進(jìn)位加法器/減法器的邏輯圖。注：畫出最低2位和最高2位（含溢出電路）    計算一次加法所用的總時間。六、計算題（12分）    某計算機(jī)的存儲系統(tǒng)由cache、主存和磁盤構(gòu)成。cache的訪問時間為15ns；如果被訪問的單元在主存中但不在cache中，需要用60ns的時間將其裝入cache，然后再進(jìn)行訪問；如果被訪問的單元不在主存中，則需要10ms的時間將其從磁盤中讀入主存，然后再裝入cache中并開始訪問。若cache的命中率為90

105、%，主存的命中率為60%，求該系統(tǒng)中訪問一個字的平均時間。  七、計算題（15分）假設(shè)使用100臺多處理機(jī)系統(tǒng)獲得加速比80，求原計算機(jī)程序中串行部分所占的比例是多少？     本科生期末試卷（七）一、選擇題（每小題1分，共15分）  1  馮·諾依曼機(jī)工作的基本方式的特點是（ B ）。A  多指令流單數(shù)據(jù)流B  按地址訪問并順序執(zhí)行指令C  堆棧操作D  存貯器按內(nèi)容選擇地址

106、  2  在機(jī)器數(shù)（BC  ）中，零的表示形式是唯一的。    A  原碼    B  補(bǔ)碼    C  移碼    D  反碼  3  在定點二進(jìn)制運算器中，減法運算一般通過（D  ）來實現(xiàn)。    A 原碼運算的二進(jìn)制減法器B 補(bǔ)碼運算的二進(jìn)制減法器 C 原碼運算的十進(jìn)制加法器