觸發(fā)器總復習

1、【總復習卷 】 第4章 集成觸發(fā)器觸發(fā)器是數(shù)字電路中的一個基本邏輯單元，它與邏輯門電路一起組成各種各樣的數(shù)字電路。觸發(fā)器具有記憶功能并且其狀態(tài)在觸發(fā)脈沖作用下迅速翻轉?！局R結構圖 】【本章重點】 1. 觸發(fā)器的基本性質。2. RS觸發(fā)器、JK觸發(fā)器、D型觸發(fā)器的邏輯功能，各類觸發(fā)器邏輯符號。3. 集成觸發(fā)器外特性及其應用?！颈菊码y點】 1. 各類觸發(fā)器邏輯功能分析。2. 主從型觸發(fā)器工作波形畫法。 3. 集成觸發(fā)器簡單應用。 4. 觸發(fā)器的空翻?！颈菊驴键c】 1. 各類觸發(fā)器邏輯符號及相應邏輯功能。 2. 觸發(fā)器的工作波形。 3. 集成觸發(fā)器類型識別及簡單應用。 4. 觸發(fā)器的空翻。 綜合訓

2、練（第4章）一、填空題1觸發(fā)器具有_種穩(wěn)定狀態(tài) 。在輸入信號消失后，能保持輸出狀態(tài)不變，也就是說它具有_功能 。在適當觸發(fā)信號作用下，從一個穩(wěn)態(tài)變?yōu)榱硪粋€穩(wěn)態(tài),，因此觸發(fā)器可作為_進制信息存貯單元。2. 邊沿型觸發(fā)器可以避免 現(xiàn)象的產(chǎn)生。3. 通常規(guī)定觸發(fā)器_端的狀態(tài)作為觸發(fā)器的狀態(tài)。4. 觸發(fā)器按照邏輯功能分為： 、 、 、 等。5. 主從觸發(fā)器在時鐘高電平時 主 觸發(fā)器接收信，而_ _觸發(fā)器狀態(tài)不變。在時鐘脈沖下降沿時_主_觸發(fā)器被封鎖而_ _觸發(fā)器打開接收 觸發(fā)器信號。6. 與非門構成的基本RS觸發(fā)器的約束條件是+不能為 。7. 基本觸發(fā)器電路中,SD端、RD端可以根據(jù)需要預先將觸發(fā)器

3、或 ， 而不受 的同步控制。8. 在時鐘脈沖控制下，JK觸發(fā)器J端和K端輸入不同組合的信號時，能夠具有 、 、 、 的功能。二、判斷題(對的打”,錯的打”)1. 觸發(fā)器屬于組合邏輯電路系列，即沒有記憶功能。 ( )2. 同步RS觸發(fā)器連成計數(shù)電路時，會產(chǎn)生空翻現(xiàn)象。 ( )3. 主從RS觸發(fā)器會出現(xiàn)狀態(tài)不定的現(xiàn)象 。 ( )4. 主從型觸發(fā)器接成計數(shù)電路時，不會產(chǎn)生空翻現(xiàn)象。( )5. 當JK觸發(fā)器的，它就轉化為T觸發(fā)器。 ( )6. JK觸發(fā)器的特性方程是。 ( )7. 當J=K=0時，JK觸發(fā)器就具有計數(shù)的功能。 ( )8. 由觸發(fā)器工作性質可看出觸發(fā)器是一個雙穩(wěn)態(tài)電路 。 ( )9. 觸

4、發(fā)器的抗干擾能力,與觸發(fā)脈沖寬度無關。 ( )10. 同步RS觸發(fā)器狀態(tài)的改變是與時鐘脈沖信號同步的。( )11. 與非門構成的基本RS觸發(fā)器，當=1,=0時,其輸出端狀態(tài)是1。( ) 12. 同步RS觸發(fā)器的約束條件是SR=0。 ( )三、單項選擇題1. 觸發(fā)器是時序邏輯電路的基本單元，它能夠存儲一位二進制數(shù)碼，當輸入信號消失后，狀態(tài)保持不變，即：( )。A.具有記憶功能 B.不具有記憶功能2. 觸發(fā)器連接成計數(shù)器時，不產(chǎn)生空翻的觸發(fā)器是( )。A. 主從JK觸發(fā)器 B. 同步RS觸發(fā)器C. 邊沿型JK觸發(fā)器 D. 主從D觸發(fā)器3. 如下圖觸發(fā)器電路中，特性方程為Qn+1=n的電路是( )

5、（多選題）4、觸發(fā)器和CP脈沖以及D端波形如圖所示，設觸發(fā)器初態(tài)為0，則Q端的波形是（ ）。5、圖5所示的觸發(fā)器電路,設觸發(fā)器初態(tài)均為0,在第3個CP脈沖作用后,Q0Q1的狀態(tài)為（ ）。A. Q0Q1=11 B. Q0Q1=10 C. Q0Q1=00 D. Q0Q1=016、圖6所示觸發(fā)器電路,設觸發(fā)器初態(tài)均為0，在第3個CP脈沖作用后，Q0Q1的狀態(tài)為（ ）。A. Q0Q1=11 B. Q0Q1=10 C. Q0Q1=00 D. Q0Q1=017、圖6觸發(fā)器電路中，若觸發(fā)器初態(tài)為Q0=1，Q1=0，則在第3個CP脈沖作用后，Q0Q1的狀態(tài)為（ ）。A. Q0Q1=11 B. Q0Q1=10

6、C. Q0Q1=00 D. Q0Q1=018、圖8觸發(fā)器電路中，觸發(fā)器初態(tài)Q1Q2=00，則第2個CP脈沖作用后，Q1Q2狀態(tài)為（ ）。A. Q1Q2=11 B. Q1Q2=00 C. Q1Q2=10 D. Q1Q2=019、圖9為CC4027型集成觸發(fā)器的外引線排列圖，從中可看出，該集成觸發(fā)器含有（ ）。 A.3個JK觸發(fā)器 B. 2個D觸發(fā)器 C.2個JK觸發(fā)器 C. 4個D觸發(fā)器10、在上圖9所示集成觸發(fā)器，各觸發(fā)器CP脈沖觸發(fā)電壓是（ ）。 A. 低電平觸發(fā)有效 B. 高電平觸發(fā)有效 C. 高或低電平觸發(fā)均有效 D. 無法判斷11、在上圖9所示集成觸發(fā)器的類型和電路電源電壓是（ ）。A

7、. TTL電路，+5 B. CMOS電路，+3+18VC. TTL電路，+318V D. CMOS電路，1.5V12、在上圖9集成觸發(fā)器中，各觸發(fā)器置位端輸入是（ ）。A. 低電平有效 B. 高電平有效C. 無法判斷 D. 高、低均有效13、在上圖9集成觸發(fā)器，若將5 , 6 , 10 , 11 , 16腳外接電源+VDD；1腳與13腳連接；各觸發(fā)器置0后，將4 , 7 , 8 , 9 , 12腳接地。若從3腳輸入頻率為160KHZ的脈沖信號，則15腳輸出信號的頻率為（ ）。A. 320 KHZ B. 80 KHZ C. 40KHZ D. 20 KHZ14、圖14電路為CT74LS74型集成觸

8、發(fā)器某些邏輯功能的測試電路，當邏輯開關使1=0，1=1時，在正常情況下，則無論3腳和2腳狀態(tài)如何變化，顯示器顯示的邏輯電平為( )。A. 0 B. 1 C. 0和1依次出現(xiàn)15、圖15電路為CTT74LS112集成觸發(fā)器某些邏輯功能的測試電路。在每次測試前，觸發(fā)器先置0，當邏輯開關使得2，3腳邏輯電平均為1時，當按“0 1”按鈕產(chǎn)生一個01脈沖時，正常情況下，“0 1”顯示器顯示的邏輯電平為( )。 A. 0 B. 1 C. 0與1依次出現(xiàn)四、分析及畫圖（波形）1、什么是同步式觸發(fā)器的空翻現(xiàn)象？造成空翻的原因什么? （P102） 答：正常情況下，應來一個脈沖，觸發(fā)器只翻轉一次，若翻轉多次，則為空翻現(xiàn)象，原因是CP=1的時間過長（3tpd ）。2、JK型觸發(fā)器有哪幾種邏輯功能？并請根據(jù)其真值表推出其特性方程。 （P101）3、下圖所示各電路，初態(tài)為0，畫出在時鐘作用下Q端輸出波形。 4、設主從T觸發(fā)器初態(tài)