計算機組成原理期末考試題百度文庫

1、計算機組成原理期末考試題一、選擇題1 從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（ B ）計算機。A 并行 B 馮·諾依曼 C 智能 D 串行2 某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（ A ）。A -(231-1) B -(230-1) C -(231+1) D -(230+1)3 以下有關運算器的描述，（ C ）是正確的。A 只做加法運算B 只做算術(shù)運算C 算術(shù)運算與邏輯運算D 只做邏輯運算4 EEPROM是指（ D ）。A 讀寫存儲器 B 只讀存儲器C 閃速存儲器 D 電擦除可編程只讀存儲器5 當前的CPU由（ B

2、 ）組成。A 控制器B 控制器、運算器、cacheC 運算器、主存D 控制器、ALU、主存6 在集中式總線仲裁中，（ A ）方式響應時間最快。A 獨立請求 B 計數(shù)器定時查詢 C 菊花鏈7 CPU中跟蹤指令后繼地址的寄存器是（ C ）。A 地址寄存器 B 指令計數(shù)器C 程序計數(shù)器 D 指令寄存器8 從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。A 單總線 B 雙總線C 三總線 D 多總線9 馮·諾依曼機工作的基本方式的特點是（ B ）。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址10 在機器數(shù)（ 應改為BC ）中，零的表示形式是唯一的。A

3、 原碼 B 補碼 C 移碼 D 反碼11 在定點二進制運算器中，減法運算一般通過（ D ）來實現(xiàn)。A 原碼運算的二進制減法器B 補碼運算的二進制減法器C 原碼運算的十進制加法器D 補碼運算的二進制加法器12 某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（ D ）。A 064MB B 032MB C 032M D 064M13 主存貯器和CPU之間增加cache的目的是（ A ）。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數(shù)量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量14 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除

4、地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）A 堆棧尋址方式 B 立即尋址方式C 隱含尋址方式 D 間接尋址方式15 描述PCI總線中基本概念不正確的句子是（ 應改為C ）。A PCI總線是一個與處理器無關的高速外圍設備B PCI總線的基本傳輸機制是猝發(fā)式傳送C PCI設備一定是主設備D 系統(tǒng)中只允許有一條PCI總線16 RT分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（ ）。A 512KB B 1MB C 256KB D 2MB17列數(shù)中最小的數(shù)是（ C ）。A 41=（101001）2 B 42=（52）8 C 29=（101001）BCD D

5、 563=（233）1618某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D）。A 8，512 B 512，8 C 18，8 D 19，819交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（ 應改為A ）方式執(zhí)行多個獨立的讀寫操作。A 流水 B 資源重復 C 順序 D 資源共享20存器間接尋址方式中，操作數(shù)在（ B ）。A 通用寄存器(寄存器尋址) B 主存單元 C 程序計數(shù)器 D 堆棧 21機器指令與微指令之間的關系是（ A ）。A 用若干條微指令實現(xiàn)一條機器指令B 用若干條機器指令實現(xiàn)一條微指令C 用一條微指令實現(xiàn)一條機器指令D 用一條機器指令實現(xiàn)一條微指

6、令22在集中式總線仲裁中，（ A ）方式對電路故障最敏感。A 菊花鏈 B 獨立請求(響應時間快) C 計數(shù)器定時查詢23 PCI是一個高帶寬且與處理器無關的標準總線。下面描述中不正確的是（ B ）。A 采用同步定時協(xié)議 B 采用分布式仲裁策略（集中式）C 具有自動配置能力 D 適合于低成本的小系統(tǒng)24運算器的核心功能部件是（ B ）。A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器25 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（ A ）。A 1M B 4MB C 4M D 1MB26某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E

7、和R/W#，該芯片的管腳引出線數(shù)目是（ 應改為C ）。(20根地址線，8根數(shù)據(jù)線，一根讀寫線，一根芯片選擇線)A 20 B 28 C 30 D 3227雙端口存儲器所以能進行高速讀/寫操作，是因為采用（ D ）。A 高速芯片 B 新型器件C 流水技術(shù) D 兩套相互獨立的讀寫電路28單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（ C ）。A 堆棧尋址方式 B 立即尋址方式C 隱含尋址方式 D 間接尋址方式29為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ 改為C）。A 用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B 用微程序計數(shù)器µPC來產(chǎn)生

8、后繼微指令地址C 通過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產(chǎn)生后繼微指令地址D 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址30微程序控制器中，機器指令與微指令的關系是（ B ）。A 每一條機器指令由一條微指令來執(zhí)行B 每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行C 一段機器指令組成的程序可由一條微指令來執(zhí)行D 一條微指令由若干條機器指令組成31CPU中跟蹤指令后繼地址的寄存器是（ B ）。A 地址寄存器 B 程序計數(shù)器 C 指令寄存器 D 通用寄存器 32某寄存器中的數(shù)值為指令碼，只有CPU的（ A ）才能識別它。A 指令譯碼器 B 判斷程序 C 微指令 D

9、 時序信號33某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（ A ）。63646364 A +(2-1) B +(2-1) C -(2-1) D -(2-1)34從下面浮點運算器中的描述中選出兩個描述正確的句子（ 改為AC ）。A 浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn)。B 階碼部件可實現(xiàn)加，減，乘，除四種運算。(尾數(shù)部件才是可實現(xiàn)加、減、乘、除)C 階碼部件只進行階碼相加，相減和比較操作。D 尾數(shù)部件只進行乘法和除法運算。35 存儲單元是指（ 改為B）。A 存放1個二進制信息位的存儲元B 存放1個機器字的所有存儲元集合C 存放1個字節(jié)的

10、所有存儲元集合D 存放2個字節(jié)的所有存儲元集合36某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（ D ）。A 01M B 0512KB C 056K D 0256KB37用于對某個寄存器中操作數(shù)的尋址方式為（ C ）。A 直接 B 間接 C 寄存器直接 D 寄存器間接38 指令周期是指（ C ）。A CPU從主存取出一條指令的時間B CPU執(zhí)行一條指令的時間C CPU從主存取出一條指令加上執(zhí)行一條指令的時間D 時鐘周期時間39 描述當代流行總線結(jié)構(gòu)中基本概念不正確的句子是（ AC ）。A 當代流行的總線不是標準總線B 當代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個模塊與總

11、線相C 系統(tǒng)中允許有一個這樣的CPU模塊40 從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。A 單總線 B 雙總線 C 三總線 D 多總線二、填空題1 字符信息是符號數(shù)據(jù)，屬于處理（ 大量非數(shù)值 ）領域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCII）碼。2 按IEEE754標準，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（ e ）加上一個固定的偏移值（ 127 ）。3 雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（ 空間 ）并行技術(shù)，后者采用（ 時間 ）并行技術(shù)。4 衡量總線性能的重要指標是（ 總線帶

12、寬 ），它定義為總線本身所能達到的最高傳輸速率，單位是（ MB/s ）。5 在計算機術(shù)語中，將ALU控制器和（ ）存儲器合在一起稱為（ ）。 6 數(shù)的真值變成機器碼可采用原碼表示法，反碼表示法，（ 補碼 ）表示法，（ 移碼 ）表示法。7 廣泛使用的（ SRAM ）和（ DRAM ）都是半導體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。8 反映主存速度指標的三個術(shù)語是存取時間、（存儲周期）和（存儲器帶寬）。P679 形成指令地址的方法稱為指令尋址，通常是（直接）尋址，遇到轉(zhuǎn)移指令時（偏移）尋址。10 CPU從（主存中）取出一條指令并執(zhí)行這條指令的時間和稱為（指令周期）。 11 定點3

13、2位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（ -2的31次方到2的31次方減1 ）。12 IEEE754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（ +1+（1-2-52）´21025）。 13浮點加、減法運算的步驟是（ 對階 ）、（ 尾數(shù)求和 ）、（ 結(jié)果規(guī)格化 ）、（ 舍入處理 ）、（ 溢出處理 ）。14某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（ 14）條。64´102432KB=2048KB(尋址范圍)=2048´8(化為字的形式)=21

14、415一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（ 18 ）位，其中主存字塊標記應為（ 8 ）位，組地址應為（ 6 ）位，Cache地址共（ 7 ）位。2=16384´64字 28=26=128416384128¸4 27=12816 CPU存取出一條指令并執(zhí)行該指令的時間叫（ 指令周期 ），它通常包含若干個（ CPU周期 ），而后者又包含若干個（ 時鐘周期 ）。17計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（匯編語言）級、（高級語言）級。18十進制數(shù)在計算機內(nèi)有兩

15、種表示形式：（字符串）形式和（壓縮的十進制數(shù)串）形式。前者主要用在非數(shù)值計算的應用領域，后者用于直接完成十進制數(shù)的算術(shù)運算19一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（ 定點小數(shù) ）和（ 定點整數(shù) ）兩種表示方法20對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結(jié)構(gòu)，即（ 高速緩沖存儲器 ）、（ 主存儲器 ）、（外存儲器 ）。21高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、（ CDRAM ）、（SDRAM）。 22一個較完善的指令系統(tǒng)，應當有（數(shù)

16、據(jù)處理）、（ 數(shù)據(jù)存儲 ）、（ 數(shù)據(jù)傳送 ）、（ 程序控制 ）四大類指令。23機器指令對四種類型的數(shù)據(jù)進行操作。這四種數(shù)據(jù)類型包括（ 地址 ）型數(shù)據(jù)、（ 數(shù)值 ）型數(shù)據(jù)、（ 字符 ）型數(shù)據(jù)、（ 邏輯 ）型數(shù)據(jù)。24 CPU中保存當前正在執(zhí)行的指令的寄存器是（ 指令寄存器 ），指示下一條指令地址的寄存器是（ 程序寄存器 ），保存算術(shù)邏輯運算結(jié)果的寄存器是（ 數(shù)據(jù)緩沖寄沖器 ）和（ 狀態(tài)寄存器 ）。25 數(shù)的真值變成機器碼時有四種表示方法，即（ 原碼 ）表示法，（ 補碼 ）表示法，（ 移碼 ）表示法，（ 反碼 ）表示法。26主存儲器的技術(shù)指標有（ 存儲容量 ），（ 存取時間 ），（ 存儲周期 ），

17、（ 存儲器帶寬 ）。27 cache和主存構(gòu)成了（ 內(nèi)存儲器 ），全由（ CPU ）來實現(xiàn)。31接使用西文鍵盤輸入漢字，進行處理，并顯示打印漢字，要解決漢字的（ 輸入編碼 ）、（漢字內(nèi)碼 ）和（字模碼 ）三種不同用途的編碼。三、簡答題 (簡答題主要從課本上的第三、五、六章出題)1. CPU中有哪幾類主要寄存器，用一句話回答其功能。答：A.數(shù)據(jù)緩沖寄存器(DR) B.指令寄存器(IR) C.程序計算器(PC) D.數(shù)據(jù)地址寄存器(AR) E.通用寄存器(R0R3) F.狀態(tài)字寄存器(PSW)功能：執(zhí)行指令、操作、時間的控制以及數(shù)據(jù)加工。2 指令和數(shù)據(jù)都用二進制代碼存放在內(nèi)存中，從時空觀角度回答C

18、PU如何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。答：計算機可以從時間和空間兩方面來區(qū)分指令和數(shù)據(jù)，在時間上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存從取的數(shù)據(jù)送運算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運算器。3 畫出分布式仲裁器的邏輯示意圖。4 PCI總線中三種橋的名稱是什么？簡述其功能。答：PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上。從而使系統(tǒng)中任意

19、一個總線主設備都能看到同樣的一份地址表。橋可以實現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按PCU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴充性和兼容性，許多總線并行工作。5 畫圖說明現(xiàn)代計算機系統(tǒng)的層次結(jié)構(gòu)。6. 簡述水平型微指令和垂直型微指令的特點。（此題不屬于簡答題考試范圍） 答：A水平型微指令并行操作能力強，效力高，靈活性強，垂直型微指令則較差；B水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長；C由水平型微指令解析指令的微程序，有微指令字較長而微程序短的特點，垂直型微指令則相反，微指令字較短而程序長；D水平型微指令用戶難以掌握，而垂直型微指令與指令比較

20、相似，相對來說，比較容易掌握。7.一臺機器的指令系統(tǒng)有哪幾類典型指令？列出其名稱。（此題不屬于簡答題考試范圍）答：A.數(shù)據(jù)傳送類指令 B.算術(shù)運算類指令 C.邏輯運算類指令 D.程序控制類指令E.輸入輸出類指令 F.字符串類指令 G.系統(tǒng)控制類指令 H.特權(quán)指令8. 存儲系統(tǒng)中加入chche存儲器的目的是什么？有哪些地址映射方式，各有什么特點？答：Cache是一種高速緩沖存儲器，是為了解決CPU和主存之間速度的不匹配。地址映射方式有：A.全相聯(lián)映射方式，這是一種帶全部塊地址一起保存的方法，可使主存的一塊直接拷貝到chche中的任意一行上，非常靈活；B.直接映射方式：優(yōu)點是硬件簡單，成本低，缺點

21、是每個主存塊只有一個固定的行位置可存放；C.組相聯(lián)映射方式:它是前兩者的折衷方案，適度的兼顧了二者的優(yōu)點有盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想，因而得到了普遍采用。9. 列表比較CISC處理機和RISC處理機的特點。（此題不屬于簡答題考試范圍， 因為老師上課沒講過CISC處理機和RISC處理機的特點）答：（1） 指令系統(tǒng)：RISC 設計者把主要精力放在那些經(jīng)常使用的指令上，盡量使它們具有簡單高效的特色。對不常用的功能，常通過組合指令來完成。因此，在RISC 機器上實現(xiàn)特殊功能時，效率可能較低。但可以利用流水技術(shù)和超標量技術(shù)加以改進和彌補。而CISC 計算機的指令系統(tǒng)比較豐富，

22、有專用指令來完成特定的功能。因此，處理特殊任務效率較高（2） 存儲器操作：RISC 對存儲器操作有限制，使控制簡單化；而CISC 機器的存儲器操作指令多，操作直接。(3） 程序：RISC 匯編語言程序一般需要較大的內(nèi)存空間，實現(xiàn)特殊功能時程序復雜，不易設計；而CISC 匯編語言程序編程相對簡單，科學計算及復雜操作的程序社設計相對容易，效率較高。（4） 中斷：RISC 機器在一條指令執(zhí)行的適當?shù)胤娇梢皂憫袛?；而CISC 機器是在一條指令執(zhí)行結(jié)束后響應中斷。（5） CPU：RISC CPU 包含有較少的單元電路，因而面積小、功耗低；而CISC CPU 包含有豐富的電路單元，因而功能強、面積大、功

23、耗大。(6） 設計周期：RISC 微處理器結(jié)構(gòu)簡單，布局緊湊，設計周期短，且易于采用最新技術(shù)；CISC 微處理器結(jié)構(gòu)復雜，設計周期長。（7） 用戶使用：RISC 微處理器結(jié)構(gòu)簡單，指令規(guī)整，性能容易把握，易學易用；CISC微處理器結(jié)構(gòu)復雜，功能強大，實現(xiàn)特殊功能容易。（8） 應用范圍：由于RISC 指令系統(tǒng)的確定與特定的應用領域有關，故RISC 機器更適合于專用機；而CISC 機器則更適合于通用機。10. 畫圖說明當代總線的內(nèi)部結(jié)構(gòu)與外部功能部件的聯(lián)系，做簡要說明。四計算題（注：計算機題主要是從課本上的第二章出題）1.設x=-15，y=+13，數(shù)據(jù)用補碼表示，用帶求補器的陣列乘法器求出乘積x&

24、#215;y，并用十進制數(shù)乘法進行驗證。2.已知x=-0.01111，y=+0.11001,求：x補，-x補，y補，-y補； x+y, x-y,判斷加減運算是否溢出。3.有兩個浮點數(shù)N1=2×S1,N2=2×S2，其中階碼用4位移碼、尾數(shù)用8位原碼表示（含1位符號位）。設j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，寫出運算步驟及結(jié)果。4.設存儲器容量為64M字，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：順序存

25、儲器和交叉存儲器的帶寬各是多少？5.CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為200ns，求cache/主存系統(tǒng)的效率和平均訪問時間。6.某計算機的存儲系統(tǒng)由cache、主存和磁盤構(gòu)成。cache的訪問時間為15ns；如果被訪問的單元在主存中但不在cache中，需要用60ns的時間將其裝入cache，然后再進行訪問；如果被訪問的單元不在主存中，則需要10ms的時間將其從磁盤中讀入主存，然后再裝入cache中并開始訪問。若cache的命中率為90%，主存的命中率為60%，求該系統(tǒng)中訪問一個字的平均時間。7. 某計算機系統(tǒng)的內(nèi)存儲器又cache和主存構(gòu)成，cache的存儲周期為30ns，主存的存取周期為150ns。已知在一段給定的時間內(nèi)，CPU共訪問內(nèi)存5000次，其中400次訪問主存。問： cache的命中率是多少？ CPU訪問內(nèi)存的平均時間是多少納秒？ cache-主存系統(tǒng)的效率是多少？8. 設兩個浮點數(shù)N1