開(kāi)關(guān)電源數(shù)字控制器結(jié)構(gòu)框圖

1、適用于高頻開(kāi)關(guān)電源數(shù)字控制器的模數(shù)轉(zhuǎn)換器周濤 許建平 賀明智西南交通大學(xué)電氣工程學(xué)院,成都 610031摘 要 本文分析和總結(jié)了當(dāng)今現(xiàn)有的適用于高頻開(kāi)關(guān)電源數(shù)字控制器的模數(shù)轉(zhuǎn)換器的架構(gòu)和工作原理,并通過(guò)合理的分類明確了各種類型ADC架構(gòu)的優(yōu)缺點(diǎn)。關(guān)鍵字 模數(shù)轉(zhuǎn)換,數(shù)字控制器,開(kāi)關(guān)電源1 引言數(shù)字控制器較傳統(tǒng)的模擬控制器具有設(shè)計(jì)靈活、開(kāi)發(fā)周期短、抗干擾性強(qiáng)、可靠性高等優(yōu)點(diǎn),因而越來(lái)越廣泛地用于開(kāi)關(guān)電源的控制領(lǐng)域。開(kāi)關(guān)電源的數(shù)字控制器主要包含三大結(jié)構(gòu)單元:模數(shù)轉(zhuǎn)換器(ADC、離散時(shí)間補(bǔ)償器(Discrete-time compensator和數(shù)字脈寬調(diào)制器(DPWM1。圖1所示為一種可行的電壓型脈

2、寬調(diào)制數(shù)字控制器的結(jié)構(gòu)框圖。ADC將第n個(gè)時(shí)刻輸出電壓V o與參考電壓V ref之間的模擬誤差電壓信號(hào)轉(zhuǎn)換為數(shù)字誤差代碼en。離散時(shí)間補(bǔ)償器通過(guò)預(yù)先編好的控制算法計(jì)算出占空比代碼d cn。然后, DPWM基于所需要的開(kāi)關(guān)頻率f s和由補(bǔ)償器提供的占空比代碼d cn產(chǎn)生門(mén)極驅(qū)動(dòng)信號(hào)g1、g2來(lái)控制功率開(kāi)關(guān)的導(dǎo)通和關(guān)斷。隨著開(kāi)關(guān)頻率的提高,數(shù)字控制器各結(jié)構(gòu)單元的技術(shù)要求也隨之增加,昂貴的成本嚴(yán)重阻礙了數(shù)字控制器在高頻開(kāi)關(guān)電源控制領(lǐng)域中的市場(chǎng)化進(jìn)程。其中,為了實(shí)現(xiàn)高頻開(kāi)關(guān)電源精確的電壓調(diào)節(jié)特性,模數(shù)轉(zhuǎn)換器必須同時(shí)具有非常高的轉(zhuǎn)換速率和分辨率。而傳統(tǒng)的高分辨率高速率的模數(shù)轉(zhuǎn)換器(如逐次比較寄存(SAR

3、式架構(gòu)和管道(pipeline式架構(gòu),對(duì)工作時(shí)鐘頻率要求高、電路結(jié)構(gòu)復(fù)雜、而且成本很高,這些都制約了高頻開(kāi)關(guān)電源數(shù)字控制器性價(jià)比的提高。2 適用于高頻開(kāi)關(guān)電源的模數(shù)轉(zhuǎn)換器近幾年,對(duì)高頻開(kāi)關(guān)電源數(shù)字控制器的研究逐漸成為學(xué)術(shù)界的熱點(diǎn)課題,有學(xué)者分別提出了一些適用于高頻開(kāi)關(guān)電源的高分辨率高轉(zhuǎn)換速率的ADC架構(gòu)。2.1 閃速式ADC閃速式(FlashADC是高頻開(kāi)關(guān)電源數(shù)字控制器中較為常用的一種ADC架構(gòu)。如圖2所示2,Flash ADC通過(guò)DAC將數(shù)字參考代碼轉(zhuǎn)換為所需的參考電壓;并通過(guò)電壓偏置網(wǎng)絡(luò)在參考電壓的兩側(cè)形成均勻的電壓分格,從而產(chǎn)生了一組以參考電壓為中心的量化電壓值;通過(guò)比較器網(wǎng)絡(luò)將電源的

4、輸出電壓與這些量化電壓值進(jìn)行比較,從而以“溫度計(jì)碼”的形式輸出轉(zhuǎn)換結(jié)果D e=(B7 B6 B5 B4 B3 B2 B1 B0。之所以稱輸出結(jié)果D e為“溫度計(jì)碼”,是因?yàn)樵贒 e中低位都是“1”,高位都是“0”,而且“1”的個(gè)數(shù)隨電源輸出電壓的增大而增多,這與溫度計(jì)中因環(huán)境溫度變化而變化的水銀柱高度非常相似。很明顯,這種“溫度計(jì)碼”必需通過(guò)編碼電路轉(zhuǎn)換成數(shù)字處理內(nèi)核能夠識(shí)別的二進(jìn)制碼,以便用于運(yùn)算或查表。這種并行比較的Flash ADC轉(zhuǎn)換周期僅為一個(gè)時(shí)鐘周期,因此轉(zhuǎn)換速度非常快。可是當(dāng)電源輸出電壓的范圍比較大時(shí),需要Flash ADC具有較大的轉(zhuǎn)化范圍(如從電源輸入電壓到接地電壓,由此而導(dǎo)

5、致由電阻組成的電壓偏置網(wǎng)絡(luò)上非常大的功率消耗。而且,由于電壓調(diào)節(jié)必須滿足一定的精度要求,當(dāng)調(diào)節(jié)范圍較大時(shí),電源誤差電壓的量化值和比較器的個(gè)數(shù)將會(huì)非常多,所需要的邏輯編碼電路也將會(huì)非常復(fù)雜,從而導(dǎo)致控制器芯片面積也會(huì)非常大。所以這種Flash ADC只適合用于電源輸出電壓調(diào)節(jié)范圍比較小的場(chǎng)合?？梢?jiàn),當(dāng)用于高速率、高分辨率的場(chǎng)合時(shí),以Flash ADC為代表的傳統(tǒng)ADC,消耗的功率比較大、占用的芯片面積比較大、花費(fèi)的成本也比較高。 圖1 開(kāi)關(guān)電源數(shù)字控制器結(jié)構(gòu)框圖 圖2 用于高頻開(kāi)關(guān)電源的Flash ADC 結(jié)構(gòu)圖 圖4 延遲線ADC 的基本結(jié)構(gòu)2.2 延遲線ADC為了解決上述問(wèn)題,有學(xué)者提出了一

6、種基于延遲線(delay-line 的ADC 結(jié)構(gòu)3。在標(biāo)準(zhǔn)的CMOS 工藝中,信號(hào)在邏輯電路中的傳播延遲t d 在一定條件下與供電電壓V DD 成反比,具體關(guān)系為,(2DDd DD th V t KV V = (1其中,V th 為MOS 器件的門(mén)限電壓,它通常遠(yuǎn)小于供電電壓V DD , 從而可看出t d 與V DD 近似成反比。如果將一定數(shù)量邏輯門(mén)連接起來(lái),便可以組成一個(gè)延遲單元。每個(gè)延遲單元具有一個(gè)輸入端、一個(gè)輸出端和一個(gè)復(fù)位端。如圖3所示為一種可行的延遲單元結(jié)構(gòu),可以在其中添加更多的邏輯門(mén)來(lái)實(shí)現(xiàn)對(duì)單元時(shí)延的控制。然后,將若干這樣的延遲單元串接起來(lái),組成一條延遲線,其基本結(jié)構(gòu)如圖4所示。

7、在每個(gè)開(kāi)關(guān)周期的開(kāi)始,從輸入端輸入一個(gè)測(cè)試信號(hào)“start”;經(jīng)過(guò)一個(gè)固定的時(shí)間間隔(T sample ,產(chǎn)生一個(gè)采樣脈沖,將各延遲單元的輸出通過(guò)一串D 觸發(fā)器采集到寄存器中;在T sample 之后,所有采到的延遲單元輸出被清零。由于信號(hào)在邏輯電路中的傳播延遲與電源輸出電壓(即ADC 的供電電壓成反比,因此采樣結(jié)果中“1”的個(gè)數(shù)隨電源輸出電壓的增大而增多?？梢?jiàn),這也是基于“溫度計(jì)碼”的轉(zhuǎn)換方式,它同樣需要另外的編碼電路根據(jù)預(yù)先確定的參考代碼將其轉(zhuǎn)換為表示誤差信號(hào)的二進(jìn)制碼。所以,由于編碼電路復(fù)雜度的限制,延遲線 ADC 在保持較高精度的基礎(chǔ)上,也只能實(shí)現(xiàn)較小范圍的模數(shù)轉(zhuǎn)換。在延遲線的設(shè)計(jì)中,

8、ADC 的轉(zhuǎn)換精度決定了每個(gè)延遲單元的時(shí)延,而ADC 的轉(zhuǎn)換范圍決定了整個(gè)延遲線的長(zhǎng)度,即延遲線所包含的延遲單元的個(gè)數(shù)。在現(xiàn)代亞微米CMOS 工藝中,邏輯門(mén)的信號(hào)傳輸時(shí)延非常短,因此實(shí)現(xiàn)幾百千赫茲到幾兆赫茲的采樣率是非常容易的。可見(jiàn)這種ADC 同時(shí)可以實(shí)現(xiàn)較高的分辨率和較高的轉(zhuǎn)換速度,以滿足高頻開(kāi)關(guān)電源對(duì)ADC 精度和速度的要求。此外,這種延遲線ADC 還具有其它獨(dú)特的優(yōu)點(diǎn):(1它使用標(biāo)準(zhǔn)的邏輯門(mén),可以通過(guò)HDL 等工具語(yǔ)言進(jìn)行設(shè)計(jì);(2不需要任何用于調(diào)節(jié)精度的外部模擬器件;(3尤其值得一提的是,在某一時(shí)間段內(nèi)測(cè)試信號(hào)穿過(guò)延遲單元數(shù)量的多少由該時(shí)間段平均電壓的大小決定,因此這種ADC 結(jié)構(gòu)具有

9、非常強(qiáng)的抗噪能力,不易受開(kāi)關(guān)電源尖峰電壓的干擾。 2.3 壓頻振蕩式ADC在一些應(yīng)用中,也有通過(guò)壓頻振蕩器(VCO 獲得電源輸出電壓數(shù)字代碼的實(shí)例4。在一定電壓范圍 圖5VCO 的壓頻轉(zhuǎn)換特性內(nèi),壓頻振蕩器的振蕩頻率與輸入電壓成正比,如圖5所示。因此可以首先對(duì)電源輸出電壓進(jìn)行預(yù)放大,將其調(diào)節(jié)到該范圍內(nèi),然后再作用于壓頻振蕩器。如果電源輸出電壓較大,得到的振蕩次數(shù)就多;反之就少。通過(guò)計(jì)數(shù)器可得到振蕩器在一個(gè)固定的時(shí)間段內(nèi)的振蕩次數(shù);然后將其與等效于電源參考電壓的參考數(shù)值相減,便可得到誤差電壓的數(shù)字代碼。為了獲得較為精確的轉(zhuǎn)換結(jié)果,這種方法通常需要較長(zhǎng)的計(jì)數(shù)時(shí)間來(lái)記取較多的次數(shù),使得留給數(shù)字補(bǔ)償器

10、進(jìn)行運(yùn)算的時(shí)間比較短。因此要求其補(bǔ)償器具有簡(jiǎn)便有效的控制算法,否則將會(huì)引入較長(zhǎng)的時(shí)延。3 ADC 的分類論文通過(guò)對(duì)各種ADC 結(jié)構(gòu)和工作原理的分析,指出ADC 在進(jìn)行從電壓到數(shù)字的轉(zhuǎn)換過(guò)程中涉及三個(gè)技術(shù)環(huán)節(jié):即轉(zhuǎn)換模式、量化方法、電路類型。根據(jù)這三個(gè)技術(shù)環(huán)節(jié),我們將適用于高頻開(kāi)關(guān)電源的各種ADC 進(jìn)行了合理的分類,從而明確各種類型ADC 的優(yōu)缺點(diǎn),并在此基礎(chǔ)上首次提出了“混合并用”的思想,以取長(zhǎng)補(bǔ)短。3.1 直接轉(zhuǎn)換和間接轉(zhuǎn)換模擬信號(hào)與數(shù)字信號(hào)共同存在于數(shù)字控制的開(kāi)關(guān)電源中,因此數(shù)字控制器必須首先將所需的連續(xù)的模擬信號(hào)轉(zhuǎn)換為離散的數(shù)字信號(hào),才能用于數(shù)字控制器內(nèi)核的運(yùn)算,從而產(chǎn)生控制效果。在電壓

11、型開(kāi)關(guān)電源中,ADC 需要將電壓信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),然而這種轉(zhuǎn)換可以是直接的轉(zhuǎn)換,也可以是間接轉(zhuǎn)換。由此,可以將ADC 分為:直接轉(zhuǎn)換模式、間接轉(zhuǎn)換模式。例如,Flash ADC 便是基于直接轉(zhuǎn)換模式的ADC ,它將電源輸出電壓直接與偏置網(wǎng)絡(luò)上各電壓分格進(jìn)行比較,從而得到誤差電壓的數(shù)字代碼;其中也包括那些只含有2個(gè)比較器5或1個(gè)死區(qū)(dead-zone 比較器6的簡(jiǎn)易Flash ADC 。再如,延遲線 ADC 和VCO 都是基于間接轉(zhuǎn)換模式的ADC ,其電壓到數(shù)字的轉(zhuǎn)換需要經(jīng)過(guò)時(shí)間或頻率信號(hào)。延遲線ADC 通過(guò)電源輸出電壓影響測(cè)試信號(hào)在延遲線上的傳播時(shí)延來(lái)改變相應(yīng)的數(shù)字代碼;而基于VCO 的A

12、DC 是通過(guò)電源輸出電壓影響VCO 的振蕩頻率來(lái)改變相應(yīng)的計(jì)數(shù)代碼。直接轉(zhuǎn)換模式需要由較大的電信號(hào)來(lái)產(chǎn)生量化信息,這樣就不可避免地產(chǎn)生較大的功耗(尤其是在ADC 轉(zhuǎn)換量程較大的時(shí)候,使得電源整體的用電效率較低。而間接轉(zhuǎn)化模式可以利用較小的電信號(hào)驅(qū)動(dòng)其它信號(hào)(如時(shí)間或頻率信號(hào),從而降低功耗。此外,間接轉(zhuǎn)換模式一般可以由數(shù)字電路實(shí)現(xiàn),從而比基于直接轉(zhuǎn)換模式的模擬電路具有更好的抗干擾能力。因此,基于間接轉(zhuǎn)換模式的ADC 正越來(lái)越受到學(xué)者和研究人員的青睞。3.2 均勻量化和非均勻量化模數(shù)轉(zhuǎn)換中量化操作的目的是將某一連續(xù)的模擬量區(qū)間與由N 個(gè)離散值組成的集合相對(duì)應(yīng),并且將區(qū)間的某一個(gè)模擬值與集合中的某一

13、個(gè)元素相對(duì)應(yīng)。集合中兩個(gè)相鄰元素所代表的模擬值之間的差值稱為量化間距,根據(jù)是否所有的量化間距均相等,可以將ADC 的量化方法分為:均勻量化方法、非均勻量化方法。例如,一般常用的Flash ADC 、延遲線ADC 、以及VCO ADC ,均為基于均勻量化方法的ADC 。又如,文獻(xiàn)7中曾提出一種基于代碼表的非均勻量化方法,它將電源輸出電壓與一個(gè)非均勻分段的參考偏置網(wǎng)絡(luò)進(jìn)行比較,其輸出結(jié)果通過(guò)編碼表被轉(zhuǎn)換成相應(yīng)數(shù)字代碼?；诰鶆蛄炕椒ǖ腁DC 通常具有比較好的線性化特性,但是由于某些結(jié)構(gòu)需要復(fù)雜的編碼電路,使其在保持高分辨率的前提下只能實(shí)現(xiàn)非常小的轉(zhuǎn)換范圍。而基于非均勻量化方法的ADC ,雖然丟失

14、了一定的線性化特性,但是由于其量化間距可以隨意設(shè)置,從而使ADC 在轉(zhuǎn)換范圍、精度以及位數(shù)等技術(shù)環(huán)節(jié)的設(shè)計(jì)上增添了許多靈活性,如:(1可以單方面追求高精度、大轉(zhuǎn)換范圍,或者同時(shí)實(shí)現(xiàn)高精度和大轉(zhuǎn)換范圍;(2所需的位數(shù)大為減少,從而帶來(lái)存儲(chǔ)器尺寸的減少?？梢?jiàn),這兩種量化方法各有優(yōu)缺點(diǎn),因此,可以設(shè)想將兩種量化方法“混合并用”,以便取長(zhǎng)補(bǔ)短,實(shí)現(xiàn)最優(yōu)的整體性能。本節(jié)為ADC提出了混合量化的思想,即在設(shè)計(jì)量化分格的時(shí)候,在電源參考電壓的附近使用均勻量化方法,以使電源輸出電壓的轉(zhuǎn)換在此處具有良好的線性化特性,從而改善對(duì)輸出電壓細(xì)調(diào)的性能;在遠(yuǎn)離電源參考電壓的地方使用指數(shù)量化方法,以通過(guò)粗調(diào)來(lái)增大ADC的

15、電壓轉(zhuǎn)換范圍,并且改善粗調(diào)與微調(diào)的過(guò)渡過(guò)程。3. 3 組合電路和時(shí)序電路一般情況下,ADC中需要有一部分?jǐn)?shù)字電路來(lái)產(chǎn)生可用的數(shù)字代碼,而數(shù)字電路通?？煞譃榻M合電路和時(shí)序電路。由此,可以將ADC的電路類型分為: 組合電路類型、時(shí)序電路類型。例如,Flash ADC和延遲線ADC中帶有將“溫度計(jì)碼”轉(zhuǎn)換為二進(jìn)制碼的編碼器,因此它們是基于組合電路類型的ADC。又如,VCO ADC中需要計(jì)數(shù)器來(lái)記錄一個(gè)固定時(shí)段內(nèi)振蕩器的振蕩次數(shù),顯然可以將其理解為將頻率信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的時(shí)序編碼器,因此VCO ADC可以歸為基于時(shí)序電路的ADC。時(shí)序電路通常具有結(jié)構(gòu)簡(jiǎn)單、尺寸小等優(yōu)點(diǎn),但通常需要較長(zhǎng)的工作周期,如計(jì)

16、數(shù)器需要經(jīng)過(guò)相對(duì)較長(zhǎng)的時(shí)間來(lái)記錄振蕩器的振蕩次數(shù),以便給出較高的轉(zhuǎn)換精度,從而留給補(bǔ)償器完成運(yùn)算工作的時(shí)間較短,因此要求補(bǔ)償器的控制算法必須簡(jiǎn)單有效。組合電路通常具有處理速度快的優(yōu)點(diǎn),但電路結(jié)構(gòu)較為復(fù)雜,因此占用芯片面積較大。鑒于上述兩種數(shù)字編碼電路的優(yōu)缺點(diǎn),可以設(shè)想將兩種類型的編碼電路“混合并用”,以降低對(duì)其各自的技術(shù)要求。為此,我們提出了ADC的混合編碼的思想,例如可以將編碼器分成兩部分,用VCO的計(jì)數(shù)器進(jìn)行高m位的粗略編碼和用“溫度計(jì)碼”的編碼器進(jìn)行低n位精確編碼。高m位用于存儲(chǔ)VCO的振蕩次數(shù),由于m較小,計(jì)數(shù)時(shí)間無(wú)需太長(zhǎng),從而縮短VCO ADC 原來(lái)所需的長(zhǎng)轉(zhuǎn)換時(shí)間;低n位用于存儲(chǔ)“

17、溫度計(jì)碼”編碼器的輸出結(jié)果,由于n較小,編碼器較為簡(jiǎn)單,從而降低了原來(lái)“溫度計(jì)碼”編碼電路的復(fù)雜度。所得(m+n位的數(shù)字代碼既能同時(shí)保證所需的精度和轉(zhuǎn)換范圍,又避免了較長(zhǎng)的轉(zhuǎn)換時(shí)間和較高的電路復(fù)雜度。4 總結(jié)本文分析和總結(jié)現(xiàn)有的適用于高頻開(kāi)關(guān)電源數(shù)字控制器的ADC的架構(gòu)和工作原理,并通過(guò)合理的分類明確了各種類型ADC架構(gòu)的優(yōu)缺點(diǎn)。這些總結(jié)歸納工作能夠幫助人們更加深刻全面地理解它們工作原理,從而促進(jìn)了演繹工作的開(kāi)展,有助于人們?cè)O(shè)計(jì)出適用于高頻開(kāi)關(guān)電源的性能更好、結(jié)構(gòu)更加簡(jiǎn)單的ADC,以提高其數(shù)字控制器的性價(jià)比。參考文獻(xiàn):1 Maksimovic D., Zane R. and Erickson

18、R.,“Impact ofdigital control in power electronics,”in Proc. ISPSD04.24-27 May 2004 pp. 13-22.2 Jinwen Xiao, Peterchev A.V. and Sanders S.R.,“Architecture and IC implementation of a digital VRMcontroller”, in Proc. PESC 2001, vol. 1, 17-21 June 2001pp. 38-47.3 Patella B.J., Prodic A., Zirger A. and Maksimovic D.,“High-frequency digital PWM controller IC for DC-DCconverters”, Power Electronics, vol.18, Issue 1, Part 2,Jan.2003 pp. 438-446.4 Matsuo H., Mimura