基于MATLAB及FPGA的高速FIR濾波器的設(shè)計(jì)

1、2006年第7期信息技術(shù)中圖分類(lèi)號(hào):T N713.1文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1009-2552(200607-0031-03基于MAT LAB及FPG A的高速FIR濾波器的設(shè)計(jì)張馳,郭黎利,孫巖(哈爾濱工程大學(xué)信息與通信工程學(xué)院,哈爾濱150001摘要:FIR濾波器是一種被廣泛應(yīng)用的基本的數(shù)字信號(hào)處理部件?，F(xiàn)提出采用M AT LAB的窗函數(shù)方法設(shè)計(jì)并在FPG A上實(shí)現(xiàn)高速FIR濾波器的一種新的方案。這種結(jié)構(gòu)采用流水線技術(shù),通過(guò)對(duì)高速乘法器的合理分割并組合Wallace加法樹(shù)陣列構(gòu)成,可以方便地調(diào)整濾波器的階數(shù)和系數(shù),適合不同場(chǎng)合的應(yīng)用。通過(guò)編程調(diào)試結(jié)果表明,該設(shè)計(jì)是可靠的,可作為高速數(shù)字濾波

2、器設(shè)計(jì)的較好方案。關(guān)鍵詞:濾波器;M AT LAB;流水線;現(xiàn)場(chǎng)可編程門(mén)陣列器件A high speed FIRfilter design b ased on MA T LAB and FPG A deviceZHANG Chi,G UO Li2li,S UN Y an(College of I nform ation and Communication E ngineering,H arbin E ngineering U niversity,H arbin150001,China Abstract:FIR filter is a basic processing unit for digi

3、tal signal in comm on use.This paper presents a scheme which is designed with a FIR filter of high linear phase and can effectively realized in FPG A.This structure is made into effect by a rational division of the high-speed multiplier and recoganization in Wallace adder array tree with the aide of

4、 pipelining technology.The orders and the coefficients of the filter may flexibly be tuned, and it may suit to versatile applications.It is a better scheme for designing high speed digital filter through the programming and debugging.K ey w ords:filter;M AT LAB;pipelining;FPG AFIR數(shù)字濾波器被廣泛的應(yīng)用于數(shù)字信號(hào)處理(

5、DSP系統(tǒng),它可以滿(mǎn)足濾波器對(duì)幅度和相位特性的嚴(yán)格要求,避免模擬濾波器溫漂和噪聲等問(wèn)題,具有精確的線性相位,容易用硬件實(shí)現(xiàn),并且系統(tǒng)穩(wěn)定。在非實(shí)時(shí)或低速系統(tǒng)中,FIR算法可以在DSP 或CPU上用軟件實(shí)現(xiàn),但是在一些實(shí)時(shí)性要求較高的如雷達(dá)控制或無(wú)線通訊等系統(tǒng)中,由于程序的順序執(zhí)行,此時(shí)傳統(tǒng)直接型的FIR濾波器結(jié)構(gòu)已不能滿(mǎn)足高速系統(tǒng)的要求,其主要原因是受到乘法器和加法器電路的限制。FIR濾波器的直接型結(jié)構(gòu)如圖1所示,這種結(jié)構(gòu)的時(shí)延為T(mén) N+N T A,其中T N為乘法器的延遲,TA為加法器的延遲,N+1為濾波器的階數(shù)。顯然,這種結(jié)構(gòu)隨濾波器階數(shù)的增加延遲也相應(yīng)迅速增加。本文使用流水線技術(shù),通過(guò)對(duì)

6、基于改進(jìn)Booth算法的并行乘法器的分割重組,結(jié)合4-2壓縮加法器組成的Wallace加法樹(shù),以及最終加法器構(gòu)成了一種高采樣率的FIR濾波器。在流水線的結(jié)構(gòu)下,幾乎不增加任何延時(shí)就可以實(shí)現(xiàn)任何階數(shù)的高速FIR濾波器。文章最后采用該結(jié)構(gòu)實(shí)現(xiàn)了一種32階的FIR濾波器,并對(duì)各個(gè)流水線級(jí)做了時(shí)延分析。圖1普通的直接型FIR濾波器的結(jié)構(gòu)收稿日期:2005-12-26作者簡(jiǎn)介:張馳(1978-,男,2001年畢業(yè)于哈爾濱工程大學(xué),教師,研究方向?yàn)橥ㄐ排c信息系統(tǒng)。131Booth 乘法器結(jié)構(gòu)與流水線技術(shù)111改進(jìn)型Booth 算法的并行乘法器結(jié)構(gòu)乘法器是通用微處理器以及數(shù)字信號(hào)處理器的一個(gè)基本元件,它的運(yùn)

7、算速度直接影響到整個(gè)處理器運(yùn)算的性能。本文采用的Booth 乘法器是基于改進(jìn)型Booth 編碼算法并以Wallace 加法樹(shù)的并行結(jié)構(gòu)來(lái)實(shí)現(xiàn)的,它主要由三個(gè)模塊組成:Booth 編碼模塊、部分積加法器陣列模塊以及最終加法器模塊。這種結(jié)構(gòu)通過(guò)改進(jìn)型的Booth 編碼,使得部分積的數(shù)目減為一半,對(duì)于N 位的乘法器來(lái)說(shuō),其部分積的數(shù)目成為N /2個(gè)。部分積加法器陣列將這N 2個(gè)部分積相加生成2N 位的進(jìn)位項(xiàng)和2N 位的和項(xiàng),最后,由進(jìn)位傳遞加法器和進(jìn)位選擇加法器組成的最終加法器,將這2N 位的進(jìn)位項(xiàng)和2N 位的和項(xiàng)相加產(chǎn)生乘積項(xiàng)。具體實(shí)現(xiàn)結(jié)構(gòu)如圖2所示。 圖2Booth 乘法器結(jié)構(gòu)在Booth 乘法

8、器設(shè)計(jì)中,部分積加法器陣列模塊使用了由4-2壓縮加法器組成的Wallace 加法樹(shù)結(jié)構(gòu)。由于使用4-2壓縮加法器,電路的結(jié)構(gòu)大大簡(jiǎn)化,并提高了性能。圖2中間部分為Booth 乘法器部分積加法陣列模塊的Wallace 樹(shù)結(jié)構(gòu),其中每個(gè)小方框圖為一個(gè)4-2壓縮加法器,它有5個(gè)輸入和3個(gè)輸出端,在乘法器中能夠?qū)?個(gè)部分積壓縮為兩個(gè)新的積。另外,在這個(gè)4-2壓縮加法器中C out2的產(chǎn)生與Cin 的輸入無(wú)關(guān),這正是設(shè)計(jì)者所需要的,因?yàn)镃 out2與下一個(gè)4-2壓縮加法器的Cin 相連,如果它的產(chǎn)生與本身的Cin 有關(guān),將產(chǎn)生較大的傳輸延遲,這一優(yōu)點(diǎn),使電路性能得到很大提高。最終加法器模塊也是Booth

9、 乘法器設(shè)計(jì)中的一個(gè)關(guān)鍵部分,它的延時(shí)長(zhǎng)短直接影響到最終乘積的產(chǎn)生速度。最終加法器的設(shè)計(jì)是低位部分采用超前進(jìn)位加法器,高位部分采用進(jìn)位選擇加法器。1.2流水線技術(shù)流水線(Pipelining 技術(shù)的核心設(shè)計(jì)思想是把一個(gè)周期內(nèi)執(zhí)行的邏輯操作分成幾步較小的操作,并在多個(gè)高速的時(shí)鐘內(nèi)完成,每一次邏輯小操作的結(jié)果都存儲(chǔ)在寄存器中,被高速時(shí)鐘同步以便下一個(gè)流水線單元使用,因而它是速度優(yōu)化中最常用的技術(shù)之一,在現(xiàn)代的微處理器、數(shù)字信號(hào)處理器、高速數(shù)字系統(tǒng)設(shè)計(jì)中廣泛應(yīng)用。事實(shí)上使用流水線并不會(huì)減少設(shè)計(jì)中的總延時(shí),有時(shí)甚至?xí)黾硬迦爰拇嫫鞯难訒r(shí)及信號(hào)同步的時(shí)間差,但卻可以提高總體的運(yùn)行速度。在設(shè)計(jì)流水線結(jié)構(gòu)的

10、電路時(shí),通常把延時(shí)較大的模塊切割成幾塊延時(shí)大致相等的組合邏輯塊,在這些組合邏輯塊之間插入寄存器,整個(gè)流水線的工作時(shí)鐘周期取決于組合邏輯塊中延時(shí)最大的模塊。2濾波器的結(jié)構(gòu)優(yōu)化2.1乘法器的分割本文對(duì)圖2結(jié)構(gòu)進(jìn)行改進(jìn),將Booth 乘法器分割成兩個(gè)部分,一部分為Booth 編碼模塊及部分積加法器陣列模塊,另一部分為最終加法器模塊。由于每個(gè)乘法器都會(huì)從部分積加法器陣列模塊輸出一個(gè)2N 位(N N 位的進(jìn)位項(xiàng)以及一個(gè)2N 位的和項(xiàng),對(duì)M 階的濾波器,將會(huì)產(chǎn)生M 項(xiàng)2N 位的進(jìn)位項(xiàng)及M 項(xiàng)2N 位的和項(xiàng),本文對(duì)上述所得2M 項(xiàng)用由4-2壓縮加法器組成的Wallace 加法樹(shù)進(jìn)行相加,從而壓縮為一對(duì)新的和

11、項(xiàng)和進(jìn)位項(xiàng),并通過(guò)最終加法器相加得到濾波器的輸出,這就把乘法器中分割出來(lái)的最終加法器模塊移到了整個(gè)濾波器結(jié)構(gòu)的最后,同時(shí)在結(jié)構(gòu)上省掉這個(gè)模塊,使本文設(shè)計(jì)的濾波器結(jié)構(gòu)更加緊密。2.2流水線結(jié)構(gòu)中模塊的劃分上述改進(jìn)的FIR 濾波器結(jié)構(gòu)可以用圖3所示的3級(jí)流水線來(lái)實(shí)現(xiàn),Booth 編碼模塊、部分積加法器陣列模塊作為流水線設(shè)計(jì)的第一級(jí),對(duì)2M 項(xiàng)數(shù)據(jù)壓縮相加的Wallace 加法樹(shù)作為流水線設(shè)計(jì)的第二級(jí),最終加法器作為流水線設(shè)計(jì)的第三級(jí)。當(dāng)實(shí)現(xiàn)的濾波器的階數(shù)較低時(shí),第一級(jí)是整個(gè)FIR 濾波器速度的瓶頸部分,它直接決定了整個(gè)濾波器的工作頻率。當(dāng)實(shí)現(xiàn)的濾波器的階數(shù)很高時(shí),第二級(jí)將成為濾波器速度的瓶頸,主要

12、取決于由4-2壓縮加法器組成的Wallace 加法樹(shù)的層數(shù),對(duì)于M 階的N 位FIR 濾波器,第一級(jí)流水線中Wallace 加法樹(shù)的層數(shù)為log 2(N /4,第二級(jí)流水線中Wallace 加法樹(shù)的層23數(shù)為log2M。圖3流水線濾波器的改進(jìn)結(jié)構(gòu)2.3最終加法器的面積優(yōu)化本文采用的Booth乘法器的最終加法器由進(jìn)位選擇加法器及超前進(jìn)位加法器組成,由于使用流水線技術(shù),要求這個(gè)部分的時(shí)延與其它流水線級(jí)近似相等,于是,當(dāng)濾波器的輸入輸出位數(shù)N的值比較小時(shí),可直接用全加器組成的進(jìn)位傳遞加法器代替;如果N的值比較大,可采用2位或4位超前進(jìn)位加法器來(lái)代替全加器組成最終加法器,從而可使設(shè)計(jì)面積優(yōu)化。3濾波器

13、的M A T LA B設(shè)計(jì)與FPG A實(shí)現(xiàn)3.1參數(shù)提取設(shè)計(jì)指標(biāo)如下:通帶類(lèi)型:低通;通帶衰減:3dB采樣頻率:20MH z;截止頻率:3MH z阻帶截止頻率: 3.5MH z;阻帶衰減:30dB階數(shù):32;位數(shù):8根據(jù)以上指標(biāo),利用M AT LAB函數(shù)很容易得到濾波器的系數(shù)h(n。本文選用漢明窗作為窗函數(shù),計(jì)算出線性相位32階FIS低通數(shù)字濾波器的特性參數(shù)如下:表1濾波器特性參數(shù)h(0,h(310.022263h(8,h(230.034335 h(1,h(300.015422h(9,h(220.0080853 h(2,h(29-0.0040165h(10,h(21-0.042512 h(3,

14、h(28-0.033998h(11,h(20-0.069989 h(4,h(27-0.056797h(12,h(19-0.033584 h(5,h(26-0.053203h(13,h(180.074002 h(6,h(25-0.020838h(14,h(170.209870 h(7,h(240.019023h(15,h(160.305560 3.2具體實(shí)現(xiàn)由M AT LAB函數(shù)得到的濾波器系數(shù),用VH D L 編寫(xiě)了上述性能的濾波器,經(jīng)Cadence公司的Build2 G ates邏輯綜合工具綜合,結(jié)果顯示共使用實(shí)例(in2 stance628個(gè),其中寄存器99個(gè),由Booth編碼及部分積加法

15、器陣列組合的模塊32個(gè),第二級(jí)流水線用4-2壓縮加法器模塊496個(gè),最終加法器模塊1個(gè)。模擬表明本文設(shè)計(jì)的濾波器結(jié)構(gòu),在實(shí)現(xiàn)32階8位FIR濾波器下的采樣率遠(yuǎn)高于20MH z,下面對(duì)整個(gè)濾波器的各個(gè)部分進(jìn)行時(shí)延分析。在流水線結(jié)構(gòu)的第一級(jí),4-2壓縮加法器組成的Wallace加法樹(shù)的層數(shù)為1層,第二級(jí)為5層。對(duì)0.5m的C M OS 工藝,第一級(jí)的時(shí)延由表2給出,總時(shí)延為4.4ns,第2級(jí)時(shí)延為5x1.2+0.4=6.4ns。由此可以得到組合邏輯塊最大時(shí)延為6.4ns。表2濾波器的時(shí)延分析X,Y驅(qū)動(dòng)Booth編碼部分積產(chǎn)生W allace加法樹(shù)寄存器延遲總時(shí)延0.7ns 1.2ns0.5ns 1

16、.2ns0.8ns 4.4ns 因此本文可以實(shí)現(xiàn)的濾波器的采樣頻率最高可以達(dá)到156MH z。如果使用傳統(tǒng)的濾波器結(jié)構(gòu)進(jìn)行同樣階數(shù)設(shè)計(jì),則兩者的性能對(duì)比如表3所示,最高采樣率僅達(dá)10MH z。表3傳統(tǒng)濾波器與本文設(shè)計(jì)濾波器采樣率比較濾波器結(jié)構(gòu)關(guān)鍵路徑時(shí)延最高采樣頻率本文結(jié)構(gòu) 6.4ns156MH z傳統(tǒng)結(jié)構(gòu)96ns10MH z3.3單元電路目前的FPG A器件只能進(jìn)行定點(diǎn)值計(jì)算,從M AT LAB計(jì)算所得的h(n是浮點(diǎn)值,需要轉(zhuǎn)換成定點(diǎn)值,即進(jìn)行系數(shù)量化,可以用DSP技術(shù)中的Q 值法進(jìn)行這種轉(zhuǎn)換。量化系數(shù)用二進(jìn)制的補(bǔ)碼表示。從圖3可以看出,上述改進(jìn)的FIR濾波器結(jié)構(gòu)可以用3級(jí)流水線來(lái)實(shí)現(xiàn),本文

17、設(shè)計(jì)選用Altera公司的APEX20KE系列FPG A器件。該系列器件采用柔性互聯(lián)技術(shù)(Flexible Interconnect,用大量的快速互聯(lián)通道(Fast Track Interconnect進(jìn)行連續(xù)快速的布線,并且布線的延遲是可預(yù)測(cè)的,因而非常適合這種需要大量布線資源的并行算法的數(shù)據(jù)型系統(tǒng)。它的IO最高可工作于250MH z的頻率,完全可以滿(mǎn)足高速的要求。4結(jié)論本文在設(shè)計(jì)上應(yīng)用一種新型結(jié)構(gòu),并利用FPG A 的高速度、高密度的特點(diǎn),設(shè)計(jì)了一個(gè)32階的FIR 數(shù)字濾波器。同時(shí)給出電路的綜合結(jié)果及電路門(mén)級(jí)的時(shí)延分析,通過(guò)與傳統(tǒng)結(jié)構(gòu)實(shí)現(xiàn)的濾波器的性能相比較,結(jié)果表明,流水線技術(shù)與Wall

18、ace壓縮加法樹(shù)的合理使用,使電路的性能及運(yùn)行速度獲得了極大的提高?？梢詽M(mǎn)足一些高精度實(shí)時(shí)處理系統(tǒng)對(duì)精度和速度的要求。(下轉(zhuǎn)第72頁(yè)33 圖1入侵檢測(cè)的主要工作從以數(shù)據(jù)為中心的觀點(diǎn)看,入侵檢測(cè)本身就是一個(gè)數(shù)據(jù)采集和分析過(guò)程,入侵檢測(cè)系統(tǒng)(I DS 是從網(wǎng)絡(luò)和系統(tǒng)中收集并分析信息,找出入侵和濫用權(quán)限行為的檢測(cè)系統(tǒng)。而網(wǎng)絡(luò)心理學(xué)實(shí)驗(yàn)系統(tǒng)本身是從網(wǎng)絡(luò)和系統(tǒng)中收集并分析信息,找出心理學(xué)研究感興趣的用戶(hù)并收集分析其行為的系統(tǒng)。(2都需要收集分散數(shù)據(jù)進(jìn)行分析處理的過(guò)程入侵檢測(cè)系統(tǒng)主要是對(duì)分散在各地的主機(jī)及網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行檢測(cè)的,而網(wǎng)絡(luò)心理學(xué)實(shí)驗(yàn)系統(tǒng)是對(duì)分布在各處的用戶(hù)及其網(wǎng)絡(luò)行為進(jìn)行監(jiān)測(cè)分析的。 (3對(duì)本地規(guī)

19、則進(jìn)行不斷更新的過(guò)程由于網(wǎng)絡(luò)入侵的形式和特征在不斷地創(chuàng)新、改進(jìn)和發(fā)展,所以對(duì)入侵進(jìn)行檢測(cè)的入侵檢測(cè)系統(tǒng)的規(guī)則就不得不進(jìn)行修改和變化。而對(duì)網(wǎng)絡(luò)心理學(xué)而言,因研究對(duì)象的自變量的更改等原因,其規(guī)則也是需要不斷修改的。3.2網(wǎng)絡(luò)心理學(xué)實(shí)驗(yàn)體系的框架對(duì)應(yīng)入侵檢測(cè)系統(tǒng)而言,CI DF 的出現(xiàn)是為了解決不同入侵檢測(cè)系統(tǒng)間的數(shù)據(jù)共享和通信問(wèn)題。同樣的,網(wǎng)絡(luò)心理學(xué)體系也存在數(shù)據(jù)共享和通信問(wèn)題。由此我們也提出網(wǎng)絡(luò)心理學(xué)體系的框架結(jié)構(gòu)同樣分為4個(gè)模塊:即事件產(chǎn)生器(E -Box 、事件分析器(A -Box 、事件數(shù)據(jù)庫(kù)(D -Box 和響應(yīng)發(fā)生器(R -box 。如圖2所示,E -Box 產(chǎn)生網(wǎng)絡(luò)心理學(xué)實(shí)驗(yàn)分析所需

20、的事件,A -Box 分析上述事件,依據(jù)給定的規(guī)則判斷是否適合作為研究對(duì)象,D -Box 存儲(chǔ)上面兩個(gè)模塊所生成的數(shù)據(jù),供以后作查詢(xún)和進(jìn)一步的分析,R -box 依據(jù)分析模塊產(chǎn)生的結(jié)果產(chǎn)生對(duì)應(yīng)的動(dòng)作。圖2網(wǎng)絡(luò)心理學(xué)系統(tǒng)框架4結(jié)束語(yǔ)給出了基于入侵檢測(cè)系統(tǒng)在網(wǎng)絡(luò)心理學(xué)中的應(yīng)用,是針對(duì)網(wǎng)絡(luò)心理學(xué)所存在的問(wèn)題提出的一個(gè)新的方法,需要不斷的實(shí)驗(yàn)改進(jìn)。但是,正是由于基于移動(dòng)代理的入侵檢測(cè)系統(tǒng)的許多優(yōu)點(diǎn),才能在越來(lái)越多的領(lǐng)域里進(jìn)行運(yùn)用。參考文獻(xiàn):1林絢輝.網(wǎng)絡(luò)成癮現(xiàn)象研究概述J .中國(guó)臨床心理學(xué)雜志,2002,10(1:74-76.2M annix M ,Locy T ,Clark K,et al.The

21、W eb s Dark S ide In the sha 2dows of cyberspace ,an ordinary week is a frightening timeJ .U.S.News &W orld Report ,2000,129(8:36-45.3Jeremy Q.Addicted to dot -com sexJ .Adv ocate (Los Angeles ,Calif ,2003(2:34-40.4Y oung K S.What makes on -line usage stimulating ?P otential expla 2nation for pathological Internet useC.Paper presented at the 105th Annual M eeting of the American Psychological Ass ociation ,August 15,1997.5DE NNING D E.An Intrusion De