鐵電存儲(chǔ)器工作原理和器件結(jié)構(gòu)-

1、-35 - 收稿日期:2008-03-21鐵電存儲(chǔ)器工作原理和器件結(jié)構(gòu)馬良(中國(guó)電子科技集團(tuán)公司第58研究所,江蘇 無(wú)錫 214035摘要:鐵電存儲(chǔ)器與傳統(tǒng)的非易失性存儲(chǔ)器相比,具有功耗小、讀寫速度快、抗輻照能力強(qiáng)等優(yōu)點(diǎn),因此在一些特殊應(yīng)用領(lǐng)域具有很好的市場(chǎng)。文章介紹了鐵電存儲(chǔ)器的基本工作原理,并介紹了兩種主流的鐵電材料。文章還介紹了鐵電存儲(chǔ)器的電路結(jié)構(gòu),包括2T2C 、1T1C 、1T2C 以及鏈?zhǔn)浇Y(jié)構(gòu),并說(shuō)明了鐵電存儲(chǔ)器的讀寫過(guò)程。鐵電存儲(chǔ)器的器件結(jié)構(gòu)主要有Planar 結(jié)構(gòu)和Stacked 結(jié)構(gòu)兩種。Planar 結(jié)構(gòu)制作工藝相對(duì)簡(jiǎn)單,但是集成度不高。Stacked 結(jié)構(gòu)的集成度更高,對(duì)

2、工藝的要求也更高。關(guān)鍵詞:鐵電存儲(chǔ)器;PZT ;SBT中圖分類號(hào):TN405 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1681-1070(200808-0035-04The Work Principle and Device Structure of FeramMA Liang(China Electronics T echnology Group Corporation No .58 Research Institute , Wuxi 214035, China Abstract: Feram is competitive in specialized applications where its pro

3、perties (lower write voltage, faster write speed, and much greater write-erase endurance give it a compelling advantage over flash memory.This article introduces ferams work principle, and tow mainstream ferroelectric materials. This article introduces ferams circuit structure, including 2T2C, 1T1C,

4、 1T2C and chain feram. Feram has two device structures :Planar structure and stacked structure. Stacked structure feram need more advanced process technology and gets higher density than planar structure feram.Key words: feram; PZT; SBT1 鐵電存儲(chǔ)器簡(jiǎn)介隨著IT 技術(shù)的不斷發(fā)展,對(duì)于非易失性存儲(chǔ)器的需求越來(lái)越大,讀寫速度要求越來(lái)越快,功耗要求越來(lái)越小,現(xiàn)有的傳統(tǒng)

5、非易失性存儲(chǔ)器,如EEPROM 、FLASH 等已經(jīng)難以滿足這些需要了。傳統(tǒng)的主流半導(dǎo)體存儲(chǔ)器可以分為兩類:易失性和非易失性。易失性存儲(chǔ)器包括靜態(tài)存儲(chǔ)器SRAM (Static Random Access Memory 和動(dòng)態(tài)存儲(chǔ)器DRAM (Dynamic Random Access Memory 。 SRAM 和DRAM 在掉電的時(shí)候均會(huì)失去保存的數(shù)據(jù)。RAM 類型的存儲(chǔ)器易于使用、性能好,可是它們同樣會(huì)在掉電的情況下失去所保存的數(shù)據(jù)。非易失性存儲(chǔ)器在掉電的情況下并不會(huì)丟失所存儲(chǔ)的數(shù)據(jù)。然而所有的主流非易失性存儲(chǔ)器均源自于只讀存儲(chǔ)器(ROM 技術(shù)。正如你所猜想的一樣,被稱為只讀存儲(chǔ)器的東西

6、肯定不容易進(jìn)行寫入操作,而事實(shí)上是根本不能寫入。所有由ROM 技術(shù)研發(fā)出的存儲(chǔ)器則都具有寫入信息困難的特點(diǎn)。這些技術(shù)包括有EPROM 、EEPROM 和Flash 。 這些存儲(chǔ)器不僅寫入速度慢,而且只能有限次的擦寫,寫入時(shí)功耗大。相對(duì)于其他類型的半導(dǎo)體技術(shù)而言,鐵電存儲(chǔ)器具有一些獨(dú)一無(wú)二的特性。鐵電存儲(chǔ)器能兼容RAM 的電子與封裝第8卷第8期一切功能,并且和ROM技術(shù)一樣,是一種非易失性的存儲(chǔ)器。鐵電存儲(chǔ)器在這兩類存儲(chǔ)類型間搭起了一座跨越溝壑的橋梁一種非易失性的RAM。同傳統(tǒng)的非易失性存儲(chǔ)器相比,鐵電存儲(chǔ)器具有功耗小、讀寫速度快、抗輻照能力強(qiáng)等優(yōu)點(diǎn),因此受到很大關(guān)注。2 鐵電存儲(chǔ)器工作原理當(dāng)一

7、個(gè)電場(chǎng)被加到鐵電晶體時(shí),中心原子順著電場(chǎng)的方向在晶體里移動(dòng)。當(dāng)原子移動(dòng)時(shí),它通過(guò)一個(gè)能量壁壘,從而引起電荷擊穿。內(nèi)部電路感應(yīng)到電荷擊穿并設(shè)置存儲(chǔ)器。移去電場(chǎng)后,中心原子保持不動(dòng),存儲(chǔ)器的狀態(tài)也得以保存。因此,在一個(gè)外加電場(chǎng)下,鐵電材料的極化特性會(huì)發(fā)生改變,當(dāng)這個(gè)電場(chǎng)去掉以后,這個(gè)信息仍然能夠保存。沒(méi)有外加電場(chǎng)的情況下,極化特性有兩種穩(wěn)定的狀態(tài)。圖1是一個(gè)鐵電材料電容的電滯回線,顯示了鐵電電容在所加不同電場(chǎng)的情況下的不同極性。其中,最重要的兩個(gè)參數(shù)是剩余極化程度P r,和矯頑場(chǎng)E c。在沒(méi)有電場(chǎng)強(qiáng)度的情況下,+/-P r就表示了“0”、“1”兩個(gè)狀態(tài)。為了獲得這兩個(gè)狀態(tài),所加電場(chǎng)必須大于+/-E

8、 c,因此,所需要的閾值電壓也就確定了。相比之下,鐵電電容的漏電流沒(méi)有EEPROM、FLASH之類的傳統(tǒng)非易失性存儲(chǔ)器那么重要,因?yàn)镕eRAM的信息存儲(chǔ)是由極化來(lái)實(shí)現(xiàn)的,而不是自由電子。圖1 鐵電電容電滯回線3 鐵電材料簡(jiǎn)介理想的鐵電材料需要滿足如下特點(diǎn):介電常數(shù)小;合理的自極化程度(5C/cm2;高的居里溫度(在器件的存儲(chǔ)和工作溫度范圍之外;鐵電材料厚度要薄(亞微米以使矯頑場(chǎng)E c 較小;能夠承受一定的擊穿場(chǎng)強(qiáng);內(nèi)在開(kāi)關(guān)速度要快(納秒級(jí)別;數(shù)據(jù)的保持能力和持久能力要好;如果是軍方使用的話,還要求能夠抗輻照;化學(xué)穩(wěn)定性要好;加工均勻性好;易于集成到CMOS工藝中去;對(duì)周圍電路無(wú)不良影響;污染小

9、等。經(jīng)過(guò)多年的研究,目前主流的鐵電材料主要有以下兩種:PZT、SBT。PZT是鋯鈦酸鉛 PbZr x Ti1-x O3;SBT是鉭酸鍶鉍Sr1-yBi2+xTa2O9。這兩種材料的結(jié)構(gòu)示意圖如圖2所示。圖2 PZT、SBT材料結(jié)構(gòu)示意圖PZT是研究最多、使用最廣泛的,它的優(yōu)點(diǎn)是能夠在較低的溫度下制備,可以用濺射和MOCVD的方法來(lái)制備,具有剩余極化較大、原材料便宜、晶化溫度較低的優(yōu)點(diǎn);缺點(diǎn)是有疲勞退化問(wèn)題,還有含鉛會(huì)對(duì)環(huán)境造成污染。SBT最大的優(yōu)點(diǎn)是沒(méi)有疲勞退化的問(wèn)題,而且不含鉛,符合歐盟環(huán)境標(biāo)準(zhǔn);但是它的缺點(diǎn)是工藝溫度較高,使之工藝集成難度增大,剩余極化程度較小。兩種材料的對(duì)比見(jiàn)表1。目前從

10、環(huán)境保護(hù)的角度來(lái)說(shuō),PZT已經(jīng)被禁止使用了,但是從鐵電存儲(chǔ)器的性能和工藝集成的難易和成本的角度來(lái)說(shuō),SBT與PZT相比沒(méi)有優(yōu)勢(shì),因此目前關(guān)于鐵電材料的選擇還值得探討。4 鐵電存儲(chǔ)器的電路結(jié)構(gòu)鐵電存儲(chǔ)器的電路結(jié)構(gòu)主要分成以下三種:2晶體管-2電容(2T2C、1晶體管-2電容(1T2C、1晶體管-1電容(1T1C,如圖3所示。2T2C 結(jié)構(gòu)由于每-36 -第8卷第8期表1 兩種材料比較圖3 三種鐵電存儲(chǔ)器結(jié)構(gòu)圖4 1T1C鐵電存儲(chǔ)器layout一位都有兩個(gè)相反的電容互為參考,因此可靠性比較好,但是所占面積太大,不適合高密度的應(yīng)用。晶體管/單電容器結(jié)構(gòu)可以像DRAM一樣,使用單電容器為存儲(chǔ)器陣列的每

11、一列提供參考。與現(xiàn)有的2T/2C 結(jié)構(gòu)相比,它有效地把內(nèi)存單元所需要的面積減少一半。這種設(shè)計(jì)極大地提高了鐵電存儲(chǔ)器的效率,降低了鐵電存儲(chǔ)器產(chǎn)品的生產(chǎn)成本。1T1C結(jié)構(gòu)的集成密度較高(8F2,但是可靠性較差,1T2C結(jié)構(gòu)是這兩種結(jié)構(gòu)的折衷。目前,為了獲得高密度的存儲(chǔ)器,大多采用1T1C 的結(jié)構(gòu)。此外,還有一種鏈?zhǔn)浇Y(jié)構(gòu)也被采用,這種結(jié)構(gòu)類似于NAND的結(jié)構(gòu),通過(guò)這種方法,可以獲得比1T1C 更高的存儲(chǔ)密度,但是這種方法也會(huì)使得存取時(shí)間大大增加。Chain FeRAM (CFeRAM結(jié)構(gòu)如圖5所示。圖5 Chain FeRAM (CFeRAM電路結(jié)構(gòu)5 鐵電存儲(chǔ)器讀寫過(guò)程根據(jù)內(nèi)存單元的極性狀態(tài),電荷

12、電量小則為“0”,電荷電量大則為“1”。這個(gè)電荷轉(zhuǎn)化為一個(gè)讀出電壓,小于參考電壓則為“0”,大于參考電壓則為“1”。由此讀出所存儲(chǔ)的信息,見(jiàn)圖6。進(jìn)行讀操作時(shí),升高字線電壓使MOS管導(dǎo)通,再使驅(qū)動(dòng)線電壓升高為VCC,從而存儲(chǔ)電容的不同電荷將部分分配到位線寄生電容中去,于是BL上呈現(xiàn)出不同的電壓,從而鑒別出數(shù)據(jù)。進(jìn)行寫操作時(shí),升高字線使MOS管導(dǎo)通,驅(qū)動(dòng)線加一脈沖,從而將位線上不同數(shù)據(jù)存入鐵電電容的兩個(gè)不同穩(wěn)態(tài)。通過(guò)加一個(gè)正電壓或者一個(gè)負(fù)電壓,這兩種電壓能夠使電容變成兩個(gè)不同的極性,通過(guò)這種方式馬良:鐵電存儲(chǔ)器工作原理和器件結(jié)構(gòu)-37 -38 -電子與封裝第8卷第8 期把信息寫入內(nèi)存中。圖7 P

13、lanar 結(jié)構(gòu)示意圖圖8 Stacked 結(jié)構(gòu)示意圖極,這樣的器件能夠完全消除讀出的破壞性問(wèn)題,而且從理論上來(lái)說(shuō)也更加節(jié)約面積,能夠?qū)崿F(xiàn)更大的集成度。但是這種結(jié)構(gòu)目前還存在很嚴(yán)重的問(wèn)題,數(shù)據(jù)保存能力很差,目前報(bào)道的最好的數(shù)據(jù)保存能力也只有一個(gè)月而已,所以距離實(shí)用還很遙遠(yuǎn)。圖9是這種結(jié)構(gòu)的示意圖。圖9 采用鐵電材料作柵極的FeFET 的結(jié)構(gòu)示意圖Planar 結(jié)構(gòu)的工藝相對(duì)簡(jiǎn)單,其隔離采用LOCOS 結(jié)構(gòu),且平坦化不需要使用CMP 。而Stacked 結(jié)構(gòu)的集成度較高,但是所用工藝相對(duì)先進(jìn),隔離采用STI ,平坦化需要使用CMP ,導(dǎo)線可以使用Cu 。除此之外,還有一種結(jié)構(gòu),是采用鐵電材料作柵

14、圖6 鐵電存儲(chǔ)器讀寫過(guò)程示意圖目前鐵電存儲(chǔ)器的線寬在0.5m 以上的時(shí)候一般都采用Planar 結(jié)構(gòu),在0.5m 以下的時(shí)候一般都采用Stack 結(jié)構(gòu)。7 總結(jié)鐵電存儲(chǔ)器是新興的非易失性存儲(chǔ)器,它的起步比較早,率先實(shí)現(xiàn)了產(chǎn)業(yè)化,由于其具有功耗小、讀寫速度快、抗輻照能力強(qiáng)的優(yōu)點(diǎn),在一些需要快速存取、低功耗和抗輻照的小規(guī)模存儲(chǔ)領(lǐng)域有市場(chǎng)。但是鐵電存儲(chǔ)器也存在集成度提高比較困難、工藝沾污較為嚴(yán)重、難以和傳統(tǒng)CMOS 工藝相互兼容的缺點(diǎn),有待進(jìn)一步研究解決。參考文獻(xiàn):1Hidemi Takasu. F erro electric memories and theirapplications.Curre

15、nt status and challenges of ferroelectricmemory devicesC. Microelectronic Engineering, 2005.2Gerhard Mller, Nicolas Nagel, Cay-Uwe Pinnow, et al .Emerging Non-V olatile Memory TechnologiesC. Thin Solid Films, 1995.3J.F. Scott. New developments on FRAMs :3D structuresand all-perovskite FETsC . Materials Science and Engineering, 2005.作者簡(jiǎn)介:馬良(1981-,男,江蘇蘇州人,2003年起在無(wú)錫中微晶園公司從事氧化擴(kuò)散工藝研究。6 鐵電存儲(chǔ)器的器件結(jié)構(gòu)目前鐵電存儲(chǔ)器最常見(jiàn)的器件結(jié)構(gòu)是Planar (