設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器_圖文_第1頁
設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器_圖文_第2頁
設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器_圖文_第3頁
設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器_圖文_第4頁
設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器_圖文_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、4-1 設(shè)計(jì)含異步清零和同步加載與時(shí)鐘使能的計(jì)數(shù)器(1 實(shí)驗(yàn)?zāi)康?熟悉 Quartus 的 VHDL 文本設(shè)計(jì)流程全過程,學(xué)習(xí)計(jì)數(shù)器的設(shè)計(jì), 仿真和硬件測試。掌握原理圖與文本混合設(shè)計(jì)方法。(2 實(shí)驗(yàn)原理:參考 3.4節(jié)。實(shí)驗(yàn)程序?yàn)槔?3-20。(3 實(shí)驗(yàn)內(nèi)容 1:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt10 ISPORT (CLK,RST,EN,LOAD : IN STD_LOGIC;DATA : IN STD_LOGIC_VECTOR(3 DOWNTO 0;DOUT

2、: OUT STD_LOGIC_VECTOR(3 DOWNTO 0;COUT : OUT STD_LOGIC ;END cnt10;ARCHITECTURE behav OF cnt10 ISBEGINPROCESS (CLK, RST, EN, LOADV ARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0;BEGINIF RST='0' THEN Q := (OTHERS=>'0'ELSIF CLK'EVENT AND CLK='1' THENIF EN='1' THENIF (LOAD='0' THEN Q := DATA; ELSEIF Q<9 THEN Q := Q + 1;ELSE Q := (OTHERS=>'0'END IF;END IF;END IF;END IF;IF Q = "1001" THEN COUT <= '1'ELSE COUT <= '0'END IF;DOUT <= Q;END PROCESS;END behav;實(shí)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論