運算放大器用作比較器的技術(shù)要求

1、 將運算放大器用作比較器簡介比較器是一種帶有反相和同相兩個輸入端以及一個輸出端 的器件，該輸出端的輸出電壓范圍一般在供電的軌到軌之 間。運算放大器同樣如此。然而，將運算放大器當作比較器使用卻非常吸引人，其中 原因有多種。本文余下部分將簡要討論將運算放大器用作 比較器可能產(chǎn)生的各種意外后果，并總結(jié)其中的原因和注 意事項。V+V+為什么要將運算放大器用作比較器？· 方便 · 經(jīng)濟圖1比較器具有低偏置電壓、高增益和高共模抑制的特點。運 算放大器亦是如此。那么兩者之間有何區(qū)別呢？比較器擁有邏輯輸出端，可顯 示兩個輸入端中哪個電位更高。如果其輸出端可兼容TTL 或CMOS(許多比較器

2、的確如此 ，則比較器的輸出始終為 正負電源的軌之一，或者在兩軌間進行快速變遷。 運算放大器有一個模擬輸出端，但輸出電壓通常不靠近兩 個供電軌，而是位于兩者之間。這種器件設(shè)計用于各種閉 環(huán)應(yīng)用，來自輸出端的反饋進入反相輸入端。但多數(shù)現(xiàn)代 運算放大器的輸出端可以擺動到供電軌附近。為何不將它 們用作比較器呢？運算放大器具有高增益、低偏置和高共模抑制的特點。其 偏置電流通常低于比較器，而且成本更低。此外，運算放 大器一般提供兩個或四個一組的封裝模式。如果需要三個 運算放大器和一個比較器，購買四個運算放大器，使其中 之一閑置，然后再單獨買一個比較器，這樣做似乎毫無意 義。然而，把運算放大器用作比較器時，

3、最好的建議其實非常 簡單，那就是切勿這樣做！比較器設(shè)計用于開環(huán)系統(tǒng)，用于驅(qū)動邏輯電路，用于高速 工作，即使過載亦是如此。而這些均不是運算放大器的設(shè) 計用途。運算放大器設(shè)計用于閉環(huán)系統(tǒng)，用于驅(qū)動簡單的 · 低I B · 低V OS將運算放大器用作比較器的原因有多種。有些屬于技術(shù)范 疇，而有個原因則純屬經(jīng)濟使然。運算放大器不但有單運 放封裝，同時提供雙運放或四運放型號，即將兩個或四個 運算放大器集成在一個芯片上。這類雙核和四核型號比兩 個或四個獨立運算器便宜，而且占用電路板面積更小，進 一步節(jié)省了成本。盡管將四運放器件中的閑置運算放大器 用作比較器而不是單獨購買比較器實為經(jīng)濟之

4、舉，但這并 不符合良好設(shè)計規(guī)范。比較器專門針對干凈快速的切換而設(shè)計，因此其直流參數(shù) 往往趕不上許多運算放大器。因而，在要求低V OS 、低I B 和 寬CMR 的應(yīng)用中，將運算放大器用作比較器可能比較方 便。如果高速度非常重要，將運算放大器用作比較器將得 不償失。為什么不要將運算放大器用作比較器？· 速度· 不便的輸入結(jié)構(gòu) · 不便的邏輯結(jié)構(gòu) · 穩(wěn)定性/遲滯不將運算放大器用作比較器的原因也有多種。最重要的原 因是速度，不過也有輸出電平、穩(wěn)定性(和遲滯 ，以及多 種輸入結(jié)構(gòu)考慮。以下各節(jié)將詳細討論這些因素。電阻性或電抗性負載，而且不能過載至飽和狀態(tài)。1

5、/ 5 06125-002多數(shù)比較器的速度都非?？?，而有些則可以用極快來形 容，不過，有些運算放大器也有著非?？斓乃俣取槭裁?將運算放大器用作比較器時會造成低速度呢？比較器設(shè)計 用于大差分輸入電壓，而運算放大器一般用于驅(qū)動閉環(huán)系 統(tǒng)，在負反饋的作用下，其輸入電壓差降至非常低。當運 算放大器過載時，有時僅幾毫伏也可能導(dǎo)致過載，其中有 些放大級可能發(fā)生飽和。這種情況下，器件需要相對較長 的時間從飽和中恢復(fù)，因此，如果發(fā)生飽和，其速度將慢 得多。如果邏輯和運算放大器共用同一電源，軌到軌運算放大器 可成功驅(qū)動CMOS 和TTL 邏輯系列，但是，如果運算放大器 和邏輯采用不同電源，則需在兩者之間另外設(shè)

6、置接口電 路。注意，這種情況采用于采用±5 V電源的運算放大器， 必須用+5 V電源驅(qū)動邏輯；如果施加-5 V電源，則可能損 壞邏輯。最簡單的接口電路就是變換器，可能以NPN 晶體管制成， 但這些元件需會基極吸取電流。更為方便的是N-溝道 MOSFET 晶體管。+VL圖4R B 設(shè)定晶體管基極電流，R L 則設(shè)定集電極/漏極的電流。該 電流越小，變換器速度就越快，但其功耗也越大。通常使 用幾千歐姆的數(shù)值。N-溝道MOS 器件應(yīng)采用低柵極閾值電壓 圖2過載運算放大器的飽和恢復(fù)時間很可能遠遠超過正常群延 遲(實際指信號從輸入端到達輸出端的時間 ，并且通常取 決于過載量。由于僅有少數(shù)運算放

7、大器標有從不同程度過載狀態(tài)恢復(fù)所 需要的時間，因此，用戶有必要根據(jù)特定應(yīng)用的不同過載 水平，通過實驗確定可能發(fā)生的延遲。設(shè)計計算中用到的 (<2 V和高于運算放大器最大輸出電壓的柵源擊穿電壓。一 般±25 V就夠了。盡管運算放大器和邏輯使用不同的電源，但 必須相互連接。運算放大器正電源+VA 必須比邏輯負電源 -V L 高至少3 V，才能提供足夠電壓來開啟晶體管或MOSFET 柵極。另外，運算放大器負電源相對于邏輯負電源不能為 正，但可與其相連。當然，必須遵循全部所用器件的絕對 最大額定值。數(shù)值應(yīng)至少兩倍于任何測試中發(fā)現(xiàn)的最差數(shù)值，這是因為 測試所用樣片不一定具有代表性。專門型

8、比較器的輸出端設(shè)計用于驅(qū)動特定邏輯系列。輸出 級通常采用單獨供電，以確保邏輯電平準確無誤。 現(xiàn)代運算放大器多采用軌到軌輸出，其最大正電平接近正 電源，最低負電平接近負電源。(老式設(shè)計所用架構(gòu)的兩個 圖5供電軌都具有1.5 V以上的動態(tài)余量。補充MOS 變換器可采用一個P-溝道和一個N-溝道MOSFET 。 這樣做的優(yōu)勢在于沒有待機電流，但在切換過程中，兩個 器件同時開啟時會產(chǎn)生大電流尖峰。圖3在這種設(shè)計中，運算放大器正電源+VA 必須等于或大于邏 輯正電源+VL 。另外，運算放大器負電源必須等于或小于邏 輯負電源。2 / 5 確保邏輯接口電平正確無誤的另一種方法是使用AD8036 一類的箝位放

9、大器。箝位放大器具有正負基準端子，當 放大器輸出超過或低于正負電壓限值時，其輸出將被限 制在基準電壓的30 mV之內(nèi)。輸入阻抗和偏置電流的實際特性也必須納入考慮范圍。由 于多數(shù)運算放大器具有高阻抗、低偏置電流的特點，因 此，要保證某種設(shè)計支持除零和無窮大極限之外的實際預(yù) 期工作電壓范圍并不困難。但必須進行精確的計算。否L則，據(jù)墨菲定律，如果可能出錯，就一定會出錯。圖6因此，如果將正負邏輯電源連接到基準輸入(放大器電源 位于邏輯電源之外 ，放大器輸出將為邏輯提供安全的驅(qū) 動。如前所述，當將運算放大器用作比較器時，受飽和影 響，其反應(yīng)速度低于期望水平。正因為如此，要求通過 用作比較器的運算放大器來

10、驅(qū)動發(fā)射極耦合邏輯(ECL的 情況并不多見，因為這種邏輯用于要求最高邏輯速度的圖8有些運算放大器的輸入級由一對長尾式晶體管或FET 構(gòu) 成。這些晶體管具有高輸入阻抗，即使當反相和同相輸入 端之間存在較大差分電壓時，也是如此。但多數(shù)運算放大 應(yīng)用。 圖7器具有更為復(fù)雜的輸入結(jié)構(gòu)，如偏置補償輸入級，或由兩 個輸入級構(gòu)成的軌到軌輸入級，其中一個輸入級使用NPN 或N-溝道器件，另一個則使用其他PNP 或P-溝道器件，兩 者以并行方式連接，以使其共模范圍能同時包括正負供電 電源電壓。運算放大器旨在與負反饋相配合，以盡可能降低其差分輸入。這些復(fù)雜結(jié)構(gòu)對大差分輸入電壓的反應(yīng)可能并不能讓 人滿意。要在本文中

11、盡數(shù)討論全部可能架構(gòu)，是不切實際 但是，出于全面考慮，圖7顯示的是只用到R1、R2和R3三 個電阻的接口電路。選擇這些電阻是為了達到以下目 的：當運算放大器輸出達到正限值時，使ECL 柵極輸入 處的電平為-0.8 V；達到負限值時，則使其電壓為-1.6 V。 的。不過，圖9所示保護電路即是多種此類結(jié)構(gòu)之一。當 差分輸入低于±0.6 V時，器件將表現(xiàn)出較高的輸入阻抗，不 過，超過此值時，保護二極管開始導(dǎo)通，差分輸入阻抗快 速降低。R1、R2和R3的比率取決于這一要求；電阻的絕對值是在 速度和節(jié)能兩個指標間作出的權(quán)衡。對于用作比較器的運算放大器，還需考慮與其輸入相關(guān) 的多種因素。首先一條

12、假設(shè)是，運算放大器的輸入阻抗 無窮大。對于電壓反饋運算放大器來說，這種假設(shè)是極 其合理的，但并不適用于整個設(shè)計流程。對于反相輸入 端阻抗極低的電流反饋(跨導(dǎo) 運算放大器來說，該假設(shè)無 效。因此，不得將其用作比較器。圖9在許多比較器應(yīng)用中，差分輸入被限制在數(shù)十或數(shù)百毫伏 之內(nèi)，但有些應(yīng)用并不存在這種限制，此時，上述效應(yīng)顯得非常重要。3 / 5 閱讀數(shù)據(jù)手冊若要確定比較器應(yīng)用中的預(yù)期最差電壓是否足以對運算放 大器的正常工作造成不利影響，則必須仔細閱讀數(shù)據(jù)手 冊。實驗在此并不是一種好辦法，因為有些過壓效應(yīng)具有 累積性，一次過壓事件不會造成明顯損壞，但多次此類事 件則可能逐漸對偏置、噪聲或開環(huán)增益或三

13、者同時造成有 害影響。閱讀數(shù)據(jù)手冊時，應(yīng)查看絕對最大差分輸入電壓的下限值， 查看偏置電流或輸入電源與差分或共模電壓之間的關(guān)系圖， 這些示意圖可顯示非連續(xù)性或總體非線性情況，同時還需查 找反相證據(jù)，這樣做非常重要。如果存在任意上述潛在危險，則必須對系統(tǒng)行為進行分 析，確定是否是此類危險使系統(tǒng)無法正常運行。這可通過 模擬來實現(xiàn)，但需要注意的是，在大差分輸入的情況下， Spice 及其他模型并非始終都能準確地映射到器件行為。就 用簡單的紙和筆來計算預(yù)期效應(yīng)，之后再做些實驗，這種 方法或許更為可取。 相位翻轉(zhuǎn)老式FET 輸入運算放大器，甚至某些雙極型號被一種稱為 不難想像，在比較器應(yīng)用中，這并不是個好

14、消息。因此， 對于用作比較器的任何運算放大器來說，必須確保不存在 相位翻轉(zhuǎn)(過去十年生產(chǎn)的多數(shù)運算放大器均采用這種設(shè) 計 ，或者采用獨特的系統(tǒng)設(shè)計方式，以使比較器輸入永遠 不接近可能產(chǎn)生反相現(xiàn)象的電壓范圍。由于運算放大器制造商不希望其產(chǎn)品的相位翻轉(zhuǎn)特性受到 關(guān)注，因而，數(shù)據(jù)表一般以共模范圍限值來呈現(xiàn)該特性， 對于超過此限值所帶來的后果，往往一筆帶過。請記住這 點，如果有運算放大器似乎存在這個問題，請馬上進行測 試。 不穩(wěn)定性用作比較器的運算放大器沒有負反饋，因此其開環(huán)增益非 常高。躍遷期間，哪怕是極少量的正反饋也可能激發(fā)振 蕩。反饋可能來自輸出與同相輸入之間的雜散電容，也可 能來自共地阻抗中存

15、在的輸出電流。相位翻轉(zhuǎn)的現(xiàn)象所困擾。如果輸入超過允許的共模范圍， 反相和同相輸入將互換角色。STRAY C圖11COMMON GROUNDIMPEDANCE補償辦法是通過適當?shù)脑O(shè)計布局降低雜散電容，同時確保 使同相輸入的對地阻抗保持于最低水平，以減弱任何殘留電容反饋。反相輸入電容反饋僅存在于電流反饋運算放大圖10器(不建議采用 以及未完全補償(即非穩(wěn)定統(tǒng)一增益 的電 壓反饋運算放大器中。4 / 5 遲滯有時，借助以上措施還不足以防止不穩(wěn)定性。剩下的唯一 可行辦法是利用少量受控正反饋產(chǎn)生遲滯，以便保證一旦 躍遷開始，除非輸入經(jīng)過顯著的反相電壓，才有可能發(fā)生 反向的躍遷。OUTPUT SWING:

16、 VS閾值的計算(基準電壓未處于兩個電源的中間 ： 比較器輸出電壓為V P 和V N 。 基準電壓為V R 。 正閾值為R 2V R + R1V P HYSTERESIS V S (R1 + R2R 1R 1 + R2負閾值為SIGNAL APPLIED TO R1 MUST COME FROM A SOURCE IMPEDANCE WHICH IS MUCH LOWER THAN R1.圖12通過兩個電阻即可實現(xiàn)這一目標，遲滯量與兩個電阻之比 成比例。比較器信號輸入可連接到反相或同相輸入，但 是，如果連接的是非反相輸入，則源阻抗必須低至不會對 R1產(chǎn)生顯著影響的水平。當然，如果源阻抗具有可預(yù)測 性，則可當作R1使用。如果基準電壓處于兩個比較器輸出電壓的中間，對稱電源 和地基準即是如此，遲滯將使正負躍遷的電壓閾值等距離 的偏離基準電壓。但是，如果基準電壓更接近于兩個輸出 中的一個，則閾值呈不對稱關(guān)系處于基準電壓左右。R 2V