觸發(fā)器練習(xí)題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上一、判斷題1、用邏輯門構(gòu)成的各種觸發(fā)器均屬于電平異步時(shí)序邏輯電路 （ ）2、RS、JK、D和T四種觸發(fā)器中，唯有RS觸發(fā)器存在輸入信號(hào)的約束條件 （ ）3、與非門的輸入端加有低電平時(shí)，其輸出端恒為高電平。（ ）4、數(shù)字電路可以分為組合邏輯電路和時(shí)序邏輯電路兩大類。（ ）5、時(shí)序邏輯電路中存在反饋，其輸出不僅取決于當(dāng)時(shí)的輸入，還與電路的上一個(gè)狀態(tài)有關(guān)。（ ）6、組合邏輯電路的輸出只與當(dāng)時(shí)的輸入有關(guān)，與電路的上一個(gè)狀態(tài)無(wú)關(guān)，沒(méi)有記憶功能。（ ）7、觸發(fā)器是時(shí)序邏輯電路的基本單元。（ ）8、時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路構(gòu)成。（ ）9、觸發(fā)器的反轉(zhuǎn)條件是由觸發(fā)輸入與時(shí)

2、鐘脈沖共同決定的。（ ）10、組合邏輯電路任何時(shí)刻的輸出不僅與該時(shí)刻的輸入狀態(tài)有關(guān)，還與先前的輸出狀態(tài)有關(guān)。（ ）11、譯碼器、比較器屬于組合邏輯電路。12、數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。13、全加器是實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位進(jìn)位的邏輯電路。14、實(shí)現(xiàn)同一邏輯功能的邏輯電路可以不同15、譯碼是編碼的逆過(guò)程。16、尋找組合邏輯電路輸入輸出關(guān)系表達(dá)式的過(guò)程和方法,是組合邏輯電路的設(shè)計(jì)過(guò)程.17、公式化簡(jiǎn)法有時(shí)不容易判斷結(jié)果是否最簡(jiǎn).18、實(shí)現(xiàn)同一邏輯功能的電路是唯一的.19、加法器可以有并行進(jìn)位加法器.20、七段顯示譯碼器有共陽(yáng)極和共陰極顯示器兩種接法.21、一個(gè)班級(jí)有80個(gè)

3、學(xué)生，現(xiàn)采用二進(jìn)制編碼器對(duì)每位學(xué)生進(jìn)行編碼，則編碼器輸出至少5位二進(jìn)制數(shù)才能滿足要求22、高電平有效的顯示譯碼器可驅(qū)動(dòng)共陰極接法的數(shù)碼管23、低電平有效的顯示譯碼器可驅(qū)動(dòng)共陽(yáng)極接法的數(shù)碼管24、高電平有效的顯示譯碼器可驅(qū)動(dòng)共陽(yáng)極接法的數(shù)碼管25、低電平有效的顯示譯碼器可驅(qū)動(dòng)共陰極接法的數(shù)碼管26、同一CP控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器（ ）27、各觸發(fā)器的信號(hào)來(lái)源不同的計(jì)數(shù)器稱為同步計(jì)數(shù)器（ ）28、1個(gè)觸發(fā)器可以存放2個(gè)二進(jìn)制數(shù)（ ）29、D觸發(fā)器只有時(shí)鐘脈沖上升沿有效的品種。30、同步RS觸發(fā)器用在開關(guān)去抖中得到應(yīng)用。31、不同觸發(fā)器間的邏輯功能是可以相互轉(zhuǎn)換的。32、對(duì)邊沿JK觸發(fā)器

4、，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（ ）33、JK觸發(fā)器只要J，K端同時(shí)為1，則一定引起狀態(tài)翻轉(zhuǎn)。( )34、將D觸發(fā)器的端與D端連接就可構(gòu)成T觸發(fā)器。( )35、JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)保持不變。( )36、JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)變反。 ( )37、使，就可實(shí)現(xiàn)JK觸發(fā)器到D觸發(fā)器的功能轉(zhuǎn)換。( )38、JK觸發(fā)器在CP作用下，若J=K=0，其狀態(tài)保持不變。 ( )39JK觸發(fā)器在CP作用下，若J=K=0，則觸發(fā)器置0（即復(fù)位）。( )40、D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。( )41、RS觸發(fā)器的

5、約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。( )42、同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。( )43、所謂上升沿觸發(fā)，是指觸發(fā)器的輸出狀態(tài)變化是發(fā)生在CP=1期間。( )44、邊沿觸發(fā)型D觸發(fā)器的輸出狀態(tài)取決于CP=1期間輸入D的狀態(tài)。( )二、單項(xiàng)選擇題1、當(dāng)同步RS觸發(fā)器的CP=0時(shí)，若輸入由“0”“1”且隨后由“1”“0”，則觸發(fā)器的狀態(tài)變化為（ ）。A、“0”“1” B、“1”“0”C、不變 D、不定2、b。觸發(fā)器是由邏輯門電路組成，所以它的功能特點(diǎn)是（ ）A、和邏輯門電路功能相同 B、它有記憶功能C、沒(méi)有記憶功能 D、全部是由門電路組成的3、c。下列觸發(fā)

6、器中，不能用于移位寄存器的是（ ）A、D觸發(fā)器 B、JK觸發(fā)器C、基本RS觸發(fā)器 D、T觸發(fā)器4、下列（ ）不屬于時(shí)序邏輯電路的范疇。A、譯碼器 B、計(jì)數(shù)器C、寄存器 D、移位寄存器5、時(shí)序邏輯電路的狀態(tài)一般由其（ ）的組合確定A、外部輸入 B、外部輸出C、內(nèi)部輸入 D、內(nèi)部輸出6、下列幾種觸發(fā)器中，哪種觸發(fā)器的邏輯功能最靈活（）A、型 B、型C、型 D、型7、由與非門組成的RS觸發(fā)器不允許輸入的變量組合RS為( );A、00 B、01C、11 D、108、同步時(shí)序邏輯電路和異步時(shí)序邏輯電路的區(qū)別在于異步時(shí)序電路（ ）A、沒(méi)有觸發(fā)器 B、沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C、沒(méi)有穩(wěn)定狀態(tài) D、輸出只與內(nèi)部

7、狀態(tài)有關(guān)9、要使JK觸發(fā)器的狀態(tài)和當(dāng)前狀態(tài)相反，所加激勵(lì)信號(hào)J和K 應(yīng)該是（ ）A、00 B、01C、10 D、1110、激勵(lì)信號(hào)有約束條件的觸發(fā)器是（）A、觸發(fā)器 B、觸發(fā)器C、觸發(fā)器 D、觸發(fā)器11、雙向移位寄存器的功能是（ ）A、只能將數(shù)碼左移 B、只能將數(shù)碼右移C、既可以左移，又可以右移 D、不能確定12、構(gòu)成計(jì)數(shù)器的基本單元電路是（）A、或非門 B、與非門C、同或門 D、觸發(fā)器13、下列哪種方程不是描述時(shí)序邏輯電路的（ ）A、驅(qū)動(dòng)方程 B、輸出方程C、狀態(tài)方程 D、邏輯函數(shù)式方程14、對(duì)于同步觸發(fā)的D型觸發(fā)器，要使輸出為1 ，則輸入信號(hào)D滿足（ ）A、D=1 B、D=0C、不確定 D

8、、D=0或D=115、要使JK觸發(fā)器的狀態(tài)由0轉(zhuǎn)為1，所加激勵(lì)信號(hào)JK應(yīng)為（ ）A、0× B、1×C、×1 D、×016、對(duì)于D觸發(fā)器，若CP脈沖到來(lái)前所加的激勵(lì)信號(hào)D，可以使觸發(fā)器的狀態(tài)（ ）A、由0變0 B、由×變0C、由1變0 D、由×變117、使同步RS觸發(fā)器置0的條件是 A、RS=00 B、RS=01C、RS=10 D、RS=1118、若基本觸發(fā)器的初始輸入為 R反為1，S反為 =0，當(dāng) R反由“0”“1”且同時(shí) S反由“1”“0”時(shí)，觸發(fā)器的狀態(tài)變化為（ ）。A、“0”“1” B、“1”“0”C、不變 D、不定19、要使J

9、K觸發(fā)器的狀態(tài)由0轉(zhuǎn)為1，所加激勵(lì)信號(hào)JK應(yīng)為 A、0X B、1XC、X1 D、X020、移位寄存器不能實(shí)現(xiàn)的功能為（ ）A、存儲(chǔ)代碼 B、移位C、數(shù)據(jù)的串行，并行轉(zhuǎn)換 D、計(jì)數(shù)21、D觸發(fā)器的R端為（ ）A、置0端 B、置1端C、保持端 D、反轉(zhuǎn)端22、對(duì)于T觸發(fā)器，當(dāng)T=( )時(shí)，觸發(fā)器處于保持狀態(tài)。A、0 B、1 C、0，1均可 D、以上都不對(duì)23、對(duì)于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。A、RS B、D C、T D、T24、要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（ ）A、JK=00 B、JK=01 C、JK=10 D、JK=11 25、當(dāng)J=0，K

10、=0時(shí)，鐘控JK觸發(fā)器的次態(tài)輸出為 （ ）。A、現(xiàn)態(tài)不變 B、1 C、現(xiàn)態(tài)取反 D、026、組成一個(gè)模為60的計(jì)數(shù)器，至少需要 ( )個(gè)觸發(fā)器。A、6 B、7 C、8 D、927、基本RS觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（ ）A、隨之消失 B、發(fā)生翻轉(zhuǎn) C、恢復(fù)原態(tài) D、保持現(xiàn)態(tài)28、當(dāng)兩個(gè)輸入端均為1時(shí)，輸出Q不定的是（ ）A、基本RS觸發(fā)器 B、鐘控同步RS觸發(fā)器 C、主從JK觸發(fā)器 D、D觸發(fā)器29、滿足特征方程的觸發(fā)器稱為（ ）。A、D觸發(fā)器 B、JK觸發(fā)器 C、T觸發(fā)器 D、T觸發(fā)器30、為了使觸發(fā)器克服空翻與振蕩，應(yīng)采用（ ）。A、CP高電平觸發(fā) B、CP低電平觸發(fā) C、CP低電

11、位觸發(fā) D、CP邊沿觸發(fā)31、如果J=K=1，每次出現(xiàn)時(shí)鐘脈沖時(shí)，JK觸發(fā)器都要（ ）A、置1 B、置0 C、保持 D、翻轉(zhuǎn)32、欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。A、J=K=0 B、J=Q， C、，K=Q D、J=K=133、欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。A、J=K=0 B、J=Q， C、，K=Q D、J=Q，K=0 34、一個(gè)T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器（ ）。A、保持原態(tài) B、置0 C、置1 D、翻轉(zhuǎn)35、同步RS觸發(fā)器不允許輸入的變量組合RS為( ) A、00 B、01 C、10 D、1136、T觸發(fā)器的特征方程為（ ）A、 B、

12、 C、 D、37、將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則應(yīng)令（ ）A、 B、 C、 D、38、對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（ ） 。A、0 B、1 C、Q D、39、欲使D觸發(fā)器按Qn+1=工作，應(yīng)使輸入D=（ ）。 A、0 B、1 C、Q D、40、為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（ ） 。A、J=D，K= B、K=D，J= C、J=K=D D、J=K=41、將D觸發(fā)器改造成T觸發(fā)器，圖示電路中的虛線框內(nèi)應(yīng)是（ ）。 A. 或非門 B. 與非門 C. 異或門 D. 同或門42、對(duì)于T觸發(fā)器，若現(xiàn)態(tài)Qn=0，欲使次態(tài)Qn+1=1，應(yīng)使輸入T=（ ）。A、0 B、1 C、Q D、43、。對(duì)于T觸發(fā)器，若現(xiàn)態(tài)Qn=1，欲使次態(tài)Qn+1=1，應(yīng)使輸入T=（）。A、0 B、1 C、Q D、44、欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（ ）。A、J=K=0 B、J=Q,K= C、 J=0,K= D、J=Q,K=0 45、欲使JK觸發(fā)器按Qn+1=n工作，可使JK