#電子信息、通信、電類專業(yè)面試題

1、模擬電路1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） 基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷和流出同一個節(jié)點的電荷相等 .基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零.2、平板電容公式（C= S/4n kd）。（未知）3、 最基本的如三極管曲線特性。（未知）4、 描述反饋電路的概念，列舉他們的使用。（仕蘭微電子）5、 負反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負反饋的 優(yōu)點（降低放大器的增益靈敏度， 改變輸入電阻和輸出電阻， 改善放大器的線性和非線性失 真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用） （未知）6、放大

2、電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、 頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知）8、 給出一個查分運放，如何相位補償，并畫補償后的波特圖。（凹凸）9、 基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優(yōu)缺 點 ，特別是廣泛采用差分結(jié)構(gòu)的原因。 （未知）10、 給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11 、畫差放的兩個輸入管。 （凹凸）12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的 運放電路。（仕蘭微電子）13、 用運算放大器組成一個10 倍的放大器。 （未知）

3、14、 給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的 rise/fall 時間。 （Infineon 筆試試題 ）15、電阻 R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C 上電壓和 R 上電壓， 要求制這兩種電路輸入電壓的頻譜， 判斷這兩種電路何為高通濾波器， 何為低通濾 波器。當 RCq,還有clock的delay,寫出決定最大時鐘的因素，同時給出表達式。（威盛上海筆試試題）18、 說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。（威盛 VIA2003.11.06 上海筆試試題）19、一個四級的 Mux, 其中第二級信號為關(guān)鍵信號 如何改善

4、timing 。（威盛 VIA2003.11.06 上 海筆試試題）20、 給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入,使 得輸出依賴于關(guān)鍵路徑。 （未知）21、 邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異） ，觸發(fā)器有幾種 （區(qū)別， 優(yōu)點）， 全加器等等。 （未知）22、 卡諾圖寫出邏輯表達使。（威盛 VIA 2003.11.06 上海筆試試題）23、化簡 F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15） 的和。（威盛）24、please show the CMOS inverter schmatic,layout and

5、its cross sectionwith P- well process.Plot its transfer curve （V out-Vin） And also explain the operationregion of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題 c ircuit design-beijing-03.11.09 ）25、To design a CMOS invertor with balance rise and fall time,please define the ration of ch

6、annel width of PMOS and NMOS and explain?26、 為什么一個標準的倒相器中P管的寬長比要比 N管的寬長比大？（仕蘭微電子）27、用 mos 管搭出一個二輸入和非門。 （揚智電子筆試）28、please draw the transistor level schematic of a emos 2 input AND gate and explain which input has faster response for output rising edge.（less delay time）。（威盛筆試題 circuit design-beijing-0

7、3.11.09 ）29、 畫出NOT,NAND,NOR 的符號，真值表，還有 transistor level的電路。（Infineon筆試）30、畫出 CMOS的圖，畫出tow-to-one mux gate。（威盛 VIA 2003.11.06 上海筆試試題）31、用一個二選一 mux和一個inv實現(xiàn)異或。（飛利浦大唐筆試）32、畫出 Y=A*B+C 的 cmos 電路圖。（科廣試題）33、用邏輯們和 emos電路實現(xiàn)ab+ed。（飛利浦大唐筆試）34、畫出 CMOS 電路的晶體管級電路圖，實現(xiàn) Y=A*B+C（D+E） 。（仕蘭微電子）35、利用 4選 1 實現(xiàn) F（x,y,z）=xz+

8、yz 。（未知）36、給一個表達式 f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量的和非門實現(xiàn)（實際上就是化簡） .37、 給出一個簡單的由多個NOT,NAND,NOR 組成的原理圖，根據(jù)輸入波形畫出各點波形。（ Infineon 筆試）38、為了實現(xiàn)邏輯（ A XOR B） OR （C AND D ），請選用以下邏輯中的一種，并說明為什 么？ 1） INV 2 ） AND 3 ） OR 4） NAND 5 ） NOR 6） XOR 答案：NAND （未知）39、 用和非門等設(shè)計全加法器。（華為）40、 給出兩個門電路讓你分析異同。（華為）41、 用簡單電路實現(xiàn)，當A為輸入時，輸出

9、B波形為（仕蘭微電子）42、 A,B,C,D,E進行投票，多數(shù)服從少數(shù)，輸出是 F （也就是如果 A,B,C,D,E中1的個數(shù)比 0多，那么F輸出為1,否則F為0）,用和非門實現(xiàn)，輸入數(shù)目沒有限制。（未知）43、用波形表示 D 觸發(fā)器的功能。 （揚智電子筆試）44、 用傳輸門和倒向器搭一個邊沿觸發(fā)器。（揚智電子筆試）45、用邏輯們畫出 D 觸發(fā)器。（威盛 VIA 2003.11.06 上海筆試試題）46、畫出 DFF 的結(jié)構(gòu)圖 ,用 verilog 實現(xiàn)之。（威盛）47、畫出一種 CMOS 的 D 鎖存器的電路圖和版圖。 （未知）48、D 觸發(fā)器和 D 鎖存器的區(qū)別。 （新太硬件面試）49、簡

10、述 latch 和 filp-flop 的異同。（未知）50、LATCH 和 DFF 的概念和區(qū)別。 （未知）51、 latch和register的區(qū)別，為什么現(xiàn)在多用 register行為級描述中l(wèi)atch如何產(chǎn)生的.（南山 之橋）52、 用 D 觸發(fā)器做個二分顰的電路 .又問什么是狀態(tài)圖。（華為）53、請畫出用 D 觸發(fā)器實現(xiàn) 2倍分頻的邏輯電路？（漢王筆試）54、怎樣用 D 觸發(fā)器、和或非門組成二分頻電路？（東信筆試）55、How many flip-flop circuits are needed to divide by 16? （Intel） 16 分頻？56、用 filp-flo

11、p 和 logic-gate 設(shè)計一個 1 位加法器，輸入 carryin 和 current-stage,輸出 carryout 和 next-stage. （未知）57、用 D 觸發(fā)器做個 4 進制的計數(shù)。 （華為）58、實現(xiàn) N 位 Johnson Counter,N=5。（南山之橋）59、用你熟悉的設(shè)計方式設(shè)計一個可預置初值的7 進制循環(huán)計數(shù)器， 15 進制的呢？(仕蘭微電子)60、數(shù)字電路設(shè)計當然必問Verilog/VHDL ，如設(shè)計計數(shù)器。 (未知)61、BLOCKING NONBLOCKING賦值的區(qū)別。 (南山之橋)62、寫異步 D 觸發(fā)器的 verilog module 。(

12、揚智電子筆試) module dff8(clk , reset, d, q);input elk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q;always (posedge elk or posedge reset) if(reset)q = 0;elseq = d;endmodule63、用 D 觸發(fā)器實現(xiàn) 2 倍分頻的 Verilog 描述？ (漢王筆試) module divide2( elk , elk_o, reset);input elk , reset;output elk_o;wire in;reg out ;always (

13、posedge elk or posedge reset) if ( reset)out = 0;elseout = in;assign in = out;assign elk_o = out;endmodule64、 可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a) 你所知道的可編程邏輯器件 有哪些？ b) 試用 VHDL 或 VERILOG 、 ABLE 描述 8位 D 觸發(fā)器邏輯。(漢王筆試) PAL，PLD ，CPLD，F(xiàn)PGA。module dff8(elk , reset, d, q);input elk;input reset;input d;output q;reg q;a

14、lways (posedge elk or posedge reset) if(reset)q = 0;elseq = d;endmodule65、請用 HDL 描述四位的全加法器、 5 分頻電路。（仕蘭微電子）66、用 VERILOG 或 VHDL 寫一段代碼，實現(xiàn) 10 進制計數(shù)器。 （未知）67、用 VERILOG 或 VHDL 寫一段代碼，實現(xiàn)消除一個 glitch 。（未知）68、一個狀態(tài)機的題目用verilog 實現(xiàn)（不過這個狀態(tài)機畫的實在比較差，很容易誤解的）。（威盛 VIA 2003.11.06 上海筆試試題）69、描述一個交通信號燈的設(shè)計。 （仕蘭微電子）70、畫狀態(tài)機，接受

15、 1，2，5 分錢的賣報機，每份報紙5 分錢。（揚智電子筆試）71、 設(shè)計一個自動售貨機系統(tǒng)，賣soda水的，只能投進三種硬幣，要正確的找回錢數(shù)。（1）畫出 fsm （有限狀態(tài)機） ；（ 2）用 verilog 編程，語法要符合 fpga 設(shè)計的要求。 （未知）72、 設(shè)計一個自動飲料售賣機，飲料 10分錢，硬幣有 5 分和 10 分兩種，并考慮找零： （ 1 ） 畫出fsm （有限狀態(tài)機）；（2）用verilog編程，語法要符合fpga設(shè)計的要求；（3）設(shè)計工程 中可使用的工具及設(shè)計大致過程。 （未知）73、畫出可以檢測 10010 串的狀態(tài)圖 ,并 verilog 實現(xiàn)之。（威盛）74、用

16、 FSM 實現(xiàn) 101101 的序列檢測模塊。 （南山之橋）a 為輸入端， b 為輸出端，如果 a 連續(xù)輸入為 1101 則 b 輸出為 1 ，否則為 0。例如 a： b： 請畫出 state machine;請用 RTL 描述其 state machine。（未知）75、用 verilog/vddl 檢測 stream 中的特定字符串 （分狀態(tài)用狀態(tài)機寫） 。（飛利浦大唐筆試）76、用 verilog/vhdl 寫一個 fifo 控制器 （包括空，滿，半滿信號 ）。（飛利浦大唐筆試）77、 現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能： y=lnx ，其中， x 為4 位二進制

17、整數(shù)輸入信號。 y 為二進制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為 35v 假 設(shè)公司接到該項目后，交由你來負責該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。（仕蘭微電子）78、sram，falsh memory，及dram的區(qū)別？（新太硬件面試）79、 給出單管 DRAM 的原理圖 （西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官205 頁圖9- 14b），問你有什么辦法提高refresh time，總共有5個問題，記不起來了。（降低溫度，增大電容存儲容量） （ Infineon 筆試）80、Please draw schematic of a common SRAM cell with 6 transi

18、stors,point out which nodes can store data and which node is word line control? （威盛筆試題 circuit design-beijing-03.11.09 ） 81 、名詞 :sram,ssram,sdram名詞 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single D

19、ata Rate壓控振蕩器的英文縮寫 （VCO） 。動態(tài)隨機存儲器的英文縮寫 （DRAM） 。名詞解釋，無聊的外文縮寫罷了，比如 PCI、 ECC、 DDR 、 interrupt、 pipeline IRQ,BIOS, USB,VHDL,VLSI VCO（ 壓控振蕩器 ） RAM （ 動態(tài)隨機存儲器 ）， FIR IIR DFT（ 離散傅立葉變換 ） 或者是中文的，比如：a量化誤差b.直方圖c.白平衡IC 設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認識，列舉一些和集成電路相 關(guān)的內(nèi)容 （如講清楚模擬、 數(shù)字、雙極型、 CMOS 、MCU、RISC

20、、CISC、DSP、ASIC 、FPGA 等的概念）。（仕蘭微面試題目）2、FPGA 和 ASIC 的概念，他們的區(qū)別。 （未知）答案： FPGA 是可編程 ASIC 。ASIC: 專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個 用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。和門 陣列等其它 ASIC（Application Specific IC） 相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本 低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點3、什么叫做 OTP 片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知

21、道的集成電路設(shè)計的表達方式有哪幾種？（仕蘭微面試題目）5、描述你對集成電路設(shè)計流程的認識。（仕蘭微面試題目）6、簡述 FPGA 等可編程邏輯器件設(shè)計流程。 （仕蘭微面試題目）7、IC 設(shè)計前端到后端的流程和eda 工具。（未知）8、從 RTL synthesis 到 tape out 之間的設(shè)計 flow, 并列出其中各步使用的tool. （未知）9、Asic 的 design flow 。（威盛 VIA 2003.11.06 上海筆試試題）10、寫出 asic 前期設(shè)計的流程和相應(yīng)的工具。 （威盛）11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚智電子筆試）先介紹下 IC 開發(fā)流程：1. ）

22、代碼輸入（design input ）用 vhdl 或者是 verilog 語言來完成器件的功能描述，生成 hdl 代碼語言輸入工具： SUMMIT VISUALHDL MENTOR RENIOR圖形輸入 : composer（cadence）; viewlogic （viewdraw）2. ）電路仿真（ circuit simulation）將 vhd 代碼進行先前邏輯仿真，驗證功能描述是否正確數(shù)字電路仿真工具：Verolog ： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSM

23、ENTOR Modle-sim 模擬電路仿真工具： *ANTI HSpice pspice ， spectre micro microwave: eesoft : hp3. ）邏輯綜合（ synthesis tools）邏輯綜合工具可以將設(shè)計思想 vhd 代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路； 將初級仿真中 所沒有考慮的門沿（gates delay）反標到生成的門級網(wǎng)表中，返回電路仿真階段進行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）13、 是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？ （仕蘭微面試題目）

24、14、 描述你對集成電路工藝的認識。（仕蘭微面試題目）15、 列舉幾種集成電路典型工藝。工藝上常提到0.25，0.18 指的是什么？（仕蘭微面試題目）16、請描述一下國內(nèi)的工藝現(xiàn)狀。 （仕蘭微面試題目）17、半導體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述 CMOS 電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）19、解釋 latch-up 現(xiàn)象和 Antenna effect 和其預防措施 .（未知）20、什么叫 Latchup? （科廣試題）21、什么叫窄溝效應(yīng) ? （科廣試題）22、什么是 NMOS 、PMOS、CMOS ？什么是增強型、耗盡型？什么是PNP、NPN

25、 ？他們有什么差別？（仕蘭微面試題目）23、 硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕 蘭微面試題目）24、畫出 CMOS 晶體管的 CROSS-OVER 圖（應(yīng)該是縱剖面圖） ，給出所有可能的傳輸特性 和轉(zhuǎn)移特性。 （ Infineon 筆試試題）25、 以in terver為例，寫出N阱CMOS的process流程，并畫出剖面圖。（科廣試題）26、Please explain how we describe the resistance in semiconductor. Compare th e resistance of a metal，poly

26、and diffusion in tranditional CMOS process. （威盛 筆試題 circuit design-beijing-03.11.09 ）27、說明 mos 一半工作在什么區(qū)。 （凹凸的題目和面試）28、畫 p-bulk 的 nmos 截面圖。（凹凸的題目和面試）29、寫 schematic note（？）， 越多越好。 （凹凸的題目和面試）30、寄生效應(yīng)在 ic 設(shè)計中怎樣加以克服和利用。 （未知）31、太底層的 MOS 管物理特性感覺一般不大會作為筆試面試題，因為全是微電子物理，公 式推導太羅索，除非面試出題的是個老學究。 IC 設(shè)計的話需要熟悉的軟件 :

27、Cadence，Synops ys， Avant，UNIX 當然也要大概會操作。32、unix命令cp -r, rm,uname。（揚智電子筆試）單片機、 MCU 、計算機原理1、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機使用系統(tǒng)的設(shè)計原則。 （仕蘭微面試題目）2、畫出8031和2716（ 2K*8ROM ）的連線圖，要求采用三 -八譯碼器，8031的P2.5,P2.4和 P2 .3參加譯碼，基本地址范圍為 3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若 有，則寫出每片 2716的重疊地址范圍。 （仕蘭微面試題目）3、用 805

28、1 設(shè)計一個帶一個 8*16 鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。 （仕蘭微面試題 目）（仕蘭微面試題目）未知）程序由 8051 完成。簡單原理如下：4、PCI 總線的含義是什么？ PCI 總線的主要特點是什么？5、 中斷的概念？簡述中斷的過程。（仕蘭微面試題目）6、如單片機中斷幾個 /類型，編中斷程序注意什么問題；7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個開關(guān)來設(shè)置，直接和 P1 口相連（開關(guān)撥到下方時為 0 ，撥到上方時為 1 ，組成一個八位 進制數(shù)N），要求占空比為 N/256。（仕蘭微面試題

29、目）下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。MOV P1 ， #0FFHLOOP1 ：MOV R4， #0FFHMOV R3 ， #00HLOOP2 ：MOV A ，P1SUBB A ，R3JNZ SKP1SKP1 ： MOV C ，70HMOV P3.4 ， CACALL DELAY ：此延時子程序略AJMP LOOP18、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、What is PC Chipset? （揚智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北 橋芯片和南橋芯片。 北橋芯片提供對 CPU 的類型和主頻、

30、內(nèi)存的類型和最大容量 ISA/PCI/A GP插槽、ECC糾錯等支持。南橋芯片則提供對KBC （鍵盤控制器）、RTC （實時時鐘控制器）、USB （通用串行總線）、Ultra DMA/33（66）EIDE 數(shù)據(jù)傳輸方式和 ACPI （高級能 源管理）等的支持。其中北橋芯片起著主導性的作用，也稱為主橋（Host Bridge）。除了最通用的南北橋結(jié)構(gòu)外， 目前芯片組正向更高級的加速集線架構(gòu)發(fā)展， Intel 的 8xx 系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如 IDE 接口、音效、 MODEM 和 USB 直接 接入主芯片，能夠提供比 PCI 總線寬一倍的帶寬，達到了 266MB/s。1

31、0、如果簡歷上還說做過 cpu 之類，就會問到諸如 cpu 如何工作，流水線之類的問題。 （未 知）11、 計算機的基本組成部分及其各自的作用。（東信筆試題）12、 請畫出微機接口電路中，典型的輸入設(shè)備和微機接口邏輯示意圖 （數(shù)據(jù)接口、 控制接口、所存器 /緩沖器）。（漢王筆試）13、 cache的主要部分什么的。（威盛上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、 串行通信和同步通信異同,特點 ,比較。（華為面試題）16、RS232c 高電平脈沖對應(yīng)的 TTL 邏輯是 ?（負邏輯 ?） （華為面試題）信號和系統(tǒng)1、 的話音頻率一般為3003400HZ ，若對其采樣且使信號不失真，其最小

32、的采樣頻率應(yīng)為 多大？若采用 8KHZ 的采樣頻率，并采用 8bit 的 PCM 編碼，則存儲一秒鐘的信號數(shù)據(jù)量有 多大？（仕蘭微面試題目）2、 什么耐奎斯特定律 ,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題）3、 如果模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦？ luce nt）兩路？4、信號和系統(tǒng) :在時域和頻域關(guān)系。 （華為面試題）5、給出時域信號，求其直流分量。 （未知）6、給出一時域信號，要求（ 1）寫出頻率分量， （2）寫出其傅立葉變換級數(shù)； （3）當波形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波后的輸出波形。（未知）7、sketch 連續(xù)正弦信號和連續(xù)矩形波 （

33、都有圖 ）的傅立葉變換 。 （Infineon 筆試試題）DSP、嵌入式、軟件等1、請用方框圖描述一個你熟悉的實用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也 可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。 （仕蘭微面試題目）2、數(shù)字濾波器的分類和結(jié)構(gòu)特點。 （仕蘭微面試題目）3、IIR ，F(xiàn)IR 濾波器的異同。 （新太硬件面題）4、 拉氏變換和 Z變換公式等類似東西，隨便翻翻書把如.h（n）=-a*h（n-1）+b* S （n） a.求h（n）的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）5、DSP 和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫

34、出你熟悉的一種DSP 結(jié)構(gòu)圖。（信威dsp 軟件面試題）6、說說定點 DSP 和浮點 DSP 的定義（或者說出他們的區(qū)別） （信威 dsp 軟件面試題）7、 說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）8、 請寫出【 8， 7】的二進制補碼，和二進制偏置碼。用Q15 表示出 0.5 和 0.5.（信威 dsp 軟件面試題）9、DSP 的結(jié)構(gòu)（哈佛結(jié)構(gòu)） ；（未知）10、嵌入式處理器類型 （如 ARM） ，操作系統(tǒng)種類（ Vxworks,ucos,winCE,linux ），操作系統(tǒng) 方面偏 CS 方向了，在 CS 篇里面講了； （未知）11、有一個 LDO 芯片將用于對手機供電

35、，需要你對他進行評估，你將如何設(shè)計你的測試項目？12、某程序在一個嵌入式系統(tǒng)（ 200M CPU， 50M SDRAM ）中已經(jīng)最優(yōu)化了，換到零一個 系統(tǒng)（300M CPU ， 50M SDRAM ）中是否還需要優(yōu)化？（ Intel）13、請簡要描述 HUFFMAN 編碼的基本原理及其基本的實現(xiàn)方法。 （仕蘭微面試題目）14、說出 OSI 七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層） 。（仕蘭微面試題目）15、A ） （仕蘭微面試題目） i ncludevoid testf(int*p)*p+=1;main()int *n,m2;n=m;m0=1;alue is %d ,*n)m1=8; testf(n)

36、; printf(Data v B) i nclude void testf(int*p)*p+=1;main（）int *n,m2;n=m;m0=1;m1=8;testf（&n）;printf（Data v alue is %d,*n）; 下面的結(jié)果是程序 A 還是程序 B 的？Data v alue is 8 那么另一段程序的結(jié)果是什么？16、那種排序方法最快 ? （華為面試題）17、寫出兩個排序算法 ,問哪個好？（威盛）18、編一個簡單的求 n! 的程序 。（ Infineon 筆試試題）19、用一種編程語言寫 n! 的算法。（威盛 VIA 2003.11.06 上海筆試試題）20、用

37、C 語言寫一個遞歸算法求N ！；（華為面試題）21、給一個 C 的函數(shù)，關(guān)于字符串和數(shù)組，找出錯誤； （華為面試題）22、防火墻是怎么實現(xiàn)的？（華為面試題）23、你對哪方面編程熟悉？（華為面試題）24、冒泡排序的原理。 （新太硬件面題）25、操作系統(tǒng)的功能。 （新太硬件面題）26、學過的計算機語言及開發(fā)的系統(tǒng)。（新太硬件面題）27、一個農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4 個木樁但是面積一樣 .羊的數(shù)目和正方形圍欄的樁子的個數(shù)一樣但是小于36，問有多少羊？（威盛）28、 C語言實現(xiàn)統(tǒng)計某個 cell在某.v文件調(diào)用的次數(shù)（這個題目真bt）（威盛上 海筆試試題）29、 用 C 語言寫一段控制

38、手機中馬達振子的驅(qū)動程序。（威勝 ）30、用 perl 或 TCL/Tk 實現(xiàn)一段字符串識別和比較的程序。 （未知）31、給出一個堆棧的結(jié)構(gòu)， 求中斷后顯示結(jié)果， 主要是考堆棧壓入返回地址存放在低端地址 還是高端。（未知）32、 一些 DOS 命令，如顯示文件，拷貝，刪除。（未知）33、設(shè)計一個類，使得該類任何形式的派生類無論怎么定義和實現(xiàn)，都無法產(chǎn)生任何對象 實例。（IBM）34、What is pre-emption? （Intel）35、What is the state of a process if a resource is not available? （Intel）36、三個

39、float a,b,c;問值（a+b）+c=（b+a）+c，（a+b）+c=（a+c）+b。（Intel）37、 把一個鏈表反向填空。（lucent）38、 xA4+a*xA3+xA2+c*x+d最少需要做幾次乘法？（Dephi）主觀題1 、你認為你從事研發(fā)工作有哪些特點？（仕蘭微面試題目）2、說出你的最大弱點及改進方法。 （威盛 VIA 2003.11.06 上海筆試試題）3、說出你的理想。說出你想達到的目標。題目是英文出的，要用英文回答。 （威盛 VIA2003.11.06 上海筆試試題）4、我們將研發(fā)人員分為若干研究方向，對協(xié)議和算法理解（主要使用在網(wǎng)絡(luò)通信、圖象語音壓縮方面）、電子系統(tǒng)

40、方案的研究、用 MCU、DSP編程實現(xiàn)電路功能、用 ASIC設(shè)計技術(shù) 設(shè)計電路（包括 MCU、DSP本身）、電路功能模塊設(shè)計（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計（主要是指綜合及自動布局布線技術(shù)） 、集成電路設(shè)計和工藝接口的研究 . 你希望從事哪方面的研究？ （可以選擇多個方向。 另外，已經(jīng)從事過相關(guān)研發(fā)的人員可以詳 細描述你的研發(fā)經(jīng)歷） 。（仕蘭微面試題目）5、請談?wù)剬σ粋€系統(tǒng)設(shè)計的總體思路。針對這個思路，你覺得應(yīng)該具備哪些方面的知識？ （仕蘭微面試題目）6、 設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL ）進行設(shè)計（包 括原理圖和 PCB 圖）到調(diào)試出樣機的整

41、個過程。在各環(huán)節(jié)應(yīng)注意哪些問題？電源的穩(wěn)定，電容的選取，以及布局的大小。 （漢王筆試）共同的注意點 各大公司電子類招聘題目精選1. 一般情況下，面試官主要根據(jù)你的簡歷提問，所以一定要對自己負責，把簡歷上的東西搞 明白；2. 個別招聘針對性特別強，就招目前他們確的方向的人，這種情況下，就要投其所好，盡量 介紹其所關(guān)心的東西。3. 其實技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺得有些難。所以最好在面試前把 該看的書看看。4. 雖然說技術(shù)面試是實力的較量和體現(xiàn)， 但是不可否認， 由于不用面試官 /公司所專領(lǐng)域及愛 好不同，也有面試也有很大的偶然性，需要冷靜對待。不能因為被拒， 就否認自己或責罵公

42、 司。5面試時要take it easy，對越是自己鐘情的公司越要這樣。模擬電路1、基爾霍夫定理的內(nèi)容是什么？基爾霍夫定律包括電流定律和電壓定律電流定律： 在集總電路中，任何時刻，對任一節(jié)點， 所有流出節(jié)點的支路電流的代數(shù)和恒等 于零。電壓定律：在集總電路中，任何時刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。2、描述反饋電路的概念，列舉他們的使用。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。 反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。 負反饋的優(yōu)點： 降低放大器的增益靈敏度， 改變輸入電阻和輸出電阻， 改善放大器的線性和 非線性失真，有效

43、地擴展放大器的通頻帶，自動調(diào)節(jié)作用。電壓負反饋的特點：電路的輸出電壓趨向于維持恒定。 電流負反饋的特點：電路的輸出電流趨向于維持恒定。3、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R、L和C組成有源濾波器：集成運放和 R、 C 組成，具有不用電感、體積小、重量輕等優(yōu)點。 集成運放的開環(huán)電壓增益和輸入阻抗均很高， 輸出電阻小， 構(gòu)成有源濾波電路后還具有一定 的電壓放大和緩沖作用。 但集成運放帶寬有限， 所以目前的有源濾波電路的工作頻率難以做 得很高。數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？同步電路： 存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源， 因而所有觸發(fā)器的

44、 狀態(tài)的變化都和所加的時鐘脈沖信號同步。異步電路： 電路沒有統(tǒng)一的時鐘， 有些觸發(fā)器的時鐘輸入端和時鐘脈沖源相連， 這有這些觸 發(fā)器的狀態(tài)變化和時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不和時鐘脈沖同步。2、什么是 線和 邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？ 將兩個門電路的輸出端并聯(lián)以實現(xiàn)和邏輯的功能成為線和。在硬件上，要用 OC 門來實現(xiàn)，同時在輸出端口加一個上拉電阻。由于不用 OC 門可能使灌電流過大，而燒壞邏輯門。3、解釋 setup 和 hold time violation ，畫圖說明，并說明解決辦法。 （威盛 VIA2003.11.06 上 海筆試試題）Setup/hold t

45、ime 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的 時鐘信號上升沿到來以前， 數(shù)據(jù)穩(wěn)定不變的時間。 輸入信號應(yīng)提前時鐘上升沿 （如上升沿有 效）T時間到達芯片，這個 T就是建立時間-Setup time.如不滿足setup time,這個數(shù)據(jù)就不能 被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時間（Setup Time）和保持時間（Hold time ）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要 保持不變的時間。 保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間， 那么超過量就分別被稱為建立時間 裕量和保持時間裕量。4、什么是競爭和冒險現(xiàn)象？怎樣判斷？如何消