dac904數據手冊中文版

1、14位，165M SPA（采樣率）DAC（數模轉換器）特性：單電源供電+5V或+3V高SFDR （無雜散動態(tài)范圍）： 在100MSPS 64dBc時20MHz輸出 低干擾： 3PV -S低功耗： 170MW （+5 V時）應用通訊傳輸通道WLL ，蜂窩基站數字微波鏈路電纜調制解調器波形產生直接數字頻率合成器（DDS ）任意波形發(fā)生器（ ARB ）醫(yī)療/超聲高速儀表和控制視頻，數字電視說明：DAC904是一款高速數模轉換器，14位分辨率，引腳兼容DAC908、DAC900、DAC902，分別提供8-，10-，12-位分辨率選擇。該系列DAC支持的所有型號更新率超過165MSPS，具有優(yōu)良的動態(tài)性

2、能。DAC904先進分割架構的優(yōu)化為單音和多頻音信號提供高無雜散動態(tài)范圍（SFDR），尤其是用于通信系統(tǒng)的發(fā)送信號電路時。DAC904具有高阻抗（ 200K ）的電流輸出，標稱范圍為20mA和一個最多為1.25V的輸出。差分輸出允許兩個差分或單端模擬信號的接口。電流輸出的匹配確保在差分結構中出色的動態(tài)性能，它可以與變壓器配合使用。利用一個小的幾何CMOS工藝，單片DAC904可以用在+2.7 V至+5.5 V寬的單電源范圍內操作。其低功耗特性允許它使用在便攜式和電池供電系統(tǒng)情況下?？赏ㄟ^降低輸出電流與調整滿量程選項實現進一步優(yōu)化。DAC904不斷運轉時，掉電模式導致其待機功率僅為為45mW 。

3、DAC904帶有一個集成的1.24V帶隙基準和邊沿觸發(fā)輸入鎖存器，提供完整的轉換器解決方案。+3 V和+5 V CMOS邏輯系列都可以接口到DAC904 。DAC904的參考結構允許使用芯片上的參考，或施加外部參考。通過一個外部電阻，滿量程輸出電流可以調整在2 - 20mA，并保持其指定的動態(tài)性能。DAC904采用SO -28和TSSOP -28封裝。絕對最大額定值+VA到AGND（模擬信號地）.-0.3V至+6V+VD到DGND（數字信號地）.-0.3V到+6VAGND到DGND.-0.3V到+0.3V+VA到+VD .-6V到+6VCLK，PD到DGND.-0.3V到VD+0.3VD0-D

4、13到DGND.-0.3V到VD+0.3VIOUT，I到AGND.-1V到VA+0.3VBW,BYP到AGND.-0.3V到VA+0.3VREFIN,FSA到AGND.-0.3V到VA+0.3V/EXT到AGND.-0.3V到VA+0.3V結溫度存儲器溫度防靜電敏感度這種集成的電路可以被ESD（靜電釋放）損壞。德州儀器建議采用適當預防措施處理集成電路，如果不遵守正確的處理和安裝程序，可能會造成損壞。靜電損害可能導致性能有細微的下降也可能導致完全的設備故障。精密集成電路可能更容易受到傷害，因為非常小的參數變化可能導致設備不能滿足其公布的性能參數要求。引腳圖引腳說明：典型連接電路：電氣特性表：時鐘

5、圖：應用操作原理DAC904的架構采用電流導引技術來實現快速切換和高更新率。單片DAC核心要素是提供一個全面的分段電流源陣列高達20mA的輸出電流，如圖1所示。內部解碼器每次接收到差分電流開關信號時DAC更新，相應的輸出電流是由所有電流或輸出求和節(jié)點組成，OUT或I 。互補輸出提供一個差模信號，提高動態(tài)性能輸出信號還原偶次諧波、共模信號（噪聲），并乘以一個擺動雙因子2 （相對于單端操作倍增峰峰值輸出信號）。該分段結構使干擾能量顯著減少，并提高了動態(tài)性能（SFDR）和DNL。電流輸出保持非常高的大于200K輸出阻抗。滿量程輸出電流由內部參考電壓（1.24V）和一個外部電阻 RSET的比例確定。所

6、得IREF內部乘以一個因子32，以產生有效的DAC的輸出電流，其范圍可以 從2mA至20mA，具體取決于RSET值。 DAC904分為數字和模擬部分，每部分通過自身的電源引腳供電。數字部分包括邊沿觸發(fā)的輸入鎖存器和譯碼器邏輯電路，而模擬部分包括電流源陣列，其相關聯的開關和參考 電路。圖1DAC傳輸函數DAC904全輸出電流IOUTFS是兩互補輸出電流之和：差分輸出電流取決于DAC代碼，可表示為：其中代碼（code）是DAC數據的十進制表示輸入詞。此外，IOUTFS為參考電流IREF的函數 ，它是由基準電壓1.24V和外部設定電阻RSET確定。在大多數情況下，互補輸出將驅動電阻負載或終止的變壓器

7、。信號電壓會根據每個輸出產生： 負載電阻的值受限于DAC904的輸出。為了保持指定的線性性能，IOUT和I的電壓不應超過允許的最大應用范圍。這兩個單端輸出電壓結合起來就可以找到總差分輸出擺幅：模擬信號的輸出DAC904提供兩互補輸出電流，IOUT和I。模擬信號輸出級的簡化電路代表微分拓撲，如圖2,。由于差動開關的并聯組合以及電流源和其相關聯的寄生電容，IOUT與I的輸出阻抗為200K|12pF。信號電壓的擺幅可能有兩種輸出，IOUT和I，受限于正負響應。-1V的負限制由CMOS工藝的擊穿電壓給定，超越它會損害DAC904的可靠性，甚至造成永久性損害。把滿量程輸出設置到20mA ，令+ VD =

8、 5V，正響應等于1.25V ，。請注意當選定的輸出電流IOUTFS = 2mA，響應范圍減小到約1V。應注意，DAC904的結構不超過范圍，以避免失真性能的退化和積分非線性。最佳的失真性能通常是最大滿量程輸出信號限制在0.5V左右。這是50雙端負載與20mA滿量程輸出電流的情況。通過選擇合適的變壓器各種負載可以適應DAC904的輸出，同時保持在IOUT和I最佳的電壓電平。此外，使用該差分輸出與變壓器的組合配置將有助于實現出色的失真性能。共模誤差，如偶次諧波或噪聲，可以大大降低。尤其是具有高輸出頻率和/或低于輸出振幅滿量程時。對于對最佳失真和噪聲性能有要求的應用 ，建議選擇全量程輸出為20mA

9、。低至2mA的較低的滿量程范圍適用于要求低功耗但可以容忍性能水平降低的應用中。圖2表1輸出特性DAC904的電流輸出允許用于各種配置，部分配置說明如下。如前所述，利用轉換器的差分輸出將產生最佳的動態(tài)性能。這種差輸出電路可以由一個RF（變壓器）（參見圖3）或差分放大器配置（參見圖4）。耦合變壓器配置適用于交流應用，運算放大器適用于直流耦合配置。 要求單極輸出電壓的應用程序應考慮單端配置（參見圖6）。從輸出中的任一端連接一個電阻到地將轉換輸出電流轉換成以地為參考的電壓信號。為了提高直流線性度，可用一個電流電壓轉換器來代替。這將導致一個負信號偏移，因此，需要雙電源放大器。差動帶變壓器使用RF變壓器可

10、提供一個方便的方法使差分輸出信號轉換成單端同時實現出色的動態(tài)性能，如圖3所示。適當的變壓器應根據輸出頻譜和阻抗要求精心選擇。差動變壓器配置有助于顯著減少共模信號，從而在很寬的頻率范圍提高了動態(tài)性能。此外，通過選擇一個合適的阻抗比（繞組比） ，變壓器可用于提供最佳的阻抗匹配，而控制電壓轉換器合適的電壓輸出。如圖3所示，該模型具有以1:1的比例和可用于DAC904接至50負載。這將導致每個輸出IOUT和I有25的負載。由于變壓器的磁耦合，輸出信號是交流耦合因而孤立。圖3如圖3所示，變壓器的中心抽頭連接到地。這迫使IOUT和I電壓擺幅在0V附近。在這種情況下，兩個電阻器，RS，也可以替換為一個，RD

11、IFF，或者完全省略。此法應僅用于所有組件都接近對方且VSWR（駐波比）并不重要時。一個完整的從DAC的輸出到負載的功率轉換是可以實現的，但應在合適的輸出范圍內。另外，如果沒有連接中心抽頭，則信號擺幅將以RSIOUTFS/2為中心。然而，在這種情況下，兩個電阻器（RS）必須被用來使兩個輸出輸出必要的直流電流。使用運放差分配置如果應用程序需要一個直流耦合輸出，可以考慮差分放大器，如圖4。需要四個外部電阻來設定電壓反饋運算放大器OPA680作為一個差分放大器實現差分至單端的轉換。根據圖示配置，DAC904產生一個差動輸出信號0.5Vp-p到負載電阻，RL。選擇圖示電阻值為每個電流輸出產生一個對稱2

12、5負載，因為差分放大器的阻抗與電阻器RL相同，并應當考慮。圖4該OPA680配置增益為2 。因此，具有20mA滿量程輸出操作DAC904會產生 1V的電壓輸出。這就要求放大器關閉雙電源（ 5V ）。的公差電阻通常設置限額為實現共模抑制。改善可以通過罰款來獲得微調電阻R4。這種配置通常提供的交流性能比以前討論變壓器解決方案低，因為放大器引入另一個失真來源。應根據壓擺率、諧波失真和輸出擺幅能力選擇合適的放大器?？煽紤]高速放大器，如OPA680或OPA687?？梢酝ㄟ^在輸出IOUT和I中添加一個小的電容器， CDIFF，來提高電路的交流性能，如圖4。這將引入一個真正的極點，以便用一個低通濾波器限定D

13、AC的快速輸出信號過程中的擺幅，否則可能會使放大器達到擺限制或過載條件;這兩種情況都會造成過度失真。差分放大器可以很容易地進行修改，以添加要求單極單端輸出電壓（即，0V和+2 V之間搖擺）的電平移位的應用。雙阻輸出配置 圖5電路的例子中，信號輸出電流連接到OPA2680的求和點，求和點設置為阻抗狀態(tài)，或者電流電壓轉換器。在此電路中，DAC的輸出保持虛地，最大限度地減少輸出阻抗變化的影響，并保持最好的直流線性度（INL）。然而，如前所述，該放大器可運行至擺率限制，并產生不必要的失真，這種情況在高DAC更新速率時尤其容易發(fā)生。圖5該電路的直流增益等于反饋電阻Rf。高頻時，DAC的輸出電阻（CD1,

14、CD2)對OPA2680可能產生的閉環(huán)頻率響應峰值產生零噪聲增益。CF接到RF兩端來彌補這一噪音增益峰值。為實現平坦阻抗頻率響應，每個反饋網絡節(jié)點應當設定為：其中GBP=OPA的增益帶寬積因而得出轉折頻率f-3dB的近似值定義滿量程輸出電壓等于IOUT與RF的積，有負單級偏差。為提高此電路的交流性能，應考慮調整RF或者IOUTFS。此電路的擴展應用為：在OPA2680的輸出接一個差分濾波器再跟一個變壓器，以轉變成單端信號。單端配置在DAC的輸出連接一個電阻就可以制成一個簡單的電流電壓轉換器。圖6中的電路中將一個阻值為50的電阻接到IOUT上，遠距離連接50電纜終端。因此，用一個象征性的20mA

15、輸出電流，DAC會給50負載上提供0V到5V的全新號擺幅。圖6只要輸出電流不超過合格范圍，電阻值得選擇可以不同。此外，輸出電流IOUTFS和負載電阻可以相互調整以提供所需的輸出信號擺幅和性能。內部參考電路DAC904有一個片上參考電路，包括一個1.24V帶隙基準和控制放大器。接地16號引腳，/EXT，使能內部參考電路。DAC904的滿量程輸出電流IOUTFS取決于參考電壓VREF，電阻值RSET，可用下式計算：如圖7，端電阻RSET連接到FAS引腳。參考控制放大器作為電壓電流轉換器提供基準電流IREF，IREF等于VREF和RSET的比值。滿量程輸出電流IOUTFS等于IREF乘以固定因子32

16、.圖7使用內部參考時一個2k的電阻值可以導致20mA的滿量程輸出。應考慮誤差為1%或更好的電阻。選擇更高電阻值時，轉換器輸出可以從20mA調整至2mA。當需要降低總功耗，提高失真性能，或者是要觀測對于一個特定電阻值的對應電壓輸出時，D應考慮使AC904工作在低于20mA的輸出電流。建議用一個0.1uF或更大的瓷片電容旁路引腳REFIN?？刂品糯笃饔袃炔垦a償，其小信號寬度約為1.3MHz。若要選擇交流性能，如圖7，應當在BW引腳和模擬部分供電引腳+VA之間加一個附加電容（CCOMPEXT）。用一個0.1uF的電容時，小信號帶寬和控制放大器的輸出阻抗會大大減小，減小輸入到電流源列的噪聲。這也有助于

17、分流更有效地反饋信號，并改善DAC904噪聲性能。外部參考電路可以通過提供邏輯高電平（+VA）到引腳/EXT來禁用內部參考電路。外部參考電壓可作為輸入引入到引腳REFIN，如圖8.當要求高精確度和漂移性能，或者要添加動態(tài)增益控制能力時，應當考慮使用外部參考。對于內部參考，建議使用0.1uF電容，然而外部參考，電容可選。參考輸入REFIN具有高阻抗（1M），因而易被各種電源驅動。請注意外部參考電壓范圍要保持在參考輸入（0.1V到1.25V)的合適范圍。圖8數字輸入DAC904的數字輸入引腳（從D0（LSB）到D13（MSB）接收標準正二進制編碼。時鐘上升沿時主從鎖存器鎖存一個數字信號。時鐘下降沿

18、時DAC輸出更新（具體參考電氣特性表和時鐘圖）。最佳性能用50%的時鐘占空比實現。然而，只要符合時鐘要求，占空比可以有所改變。另外，建立和保持的時間可在其規(guī)定范圍內選擇。所有數字輸入與CMOS兼容。邏輯閾值 取決于所施加的數字供電電壓，因而它們大約是電源電壓的一半; VTH=+ VD/2（20容差）。DAC904工作在2.7V至5.5V電壓范圍內。掉電模式 DAC904設有掉電功能，相比指定的電源電壓范圍2.7V到5.5V，可用來將電源電流降至低于9mA。運用邏輯高電平到PD引腳將啟動掉電模式，而邏輯低使之正常運行。懸空時，內部有源下拉電路使轉換器的正常操作。接地，去耦和布局信息正確的接地和旁路，短引線長度，以及設置接地在高頻率設計中尤為重要。推薦用多層印制電路板（PCB)性能更佳，因為它們具有明顯的優(yōu)勢如最小化接地阻抗的，分離地面層等各層信號。DAC904使用單獨的引腳獲得模擬與數字電源和接地連接。耦合電容的位置應該是從模擬源（+VA）接到模擬地（AGND