計算機系統(tǒng)綜合課程設計教學大鋼（課程設計類）

1、計算機系統(tǒng)綜合課程設計教學大鋼（課程設計類）課程設計名稱：計算機系統(tǒng)綜合設計英文名稱：Comprehensive course of the computer system design課程編號：0901410面向專業(yè)：計算機應用課程總學時： 68 ；講授學時 12 ；實驗學時 56 ；課程學分： 1.5 ；先修課程：數(shù)字電路(含Verilog或VHDL語言)、計算機組成原理、硬件實驗（CPU設計）、微型機系統(tǒng)與接口技術、單片機原理、計算機系統(tǒng)結構、編譯原理、操作系統(tǒng)原理、C+語言程序設計本大綱主撰人：楊全勝 （Tel：，E-mail：yangqs）一、 課程設計作用

2、和具體目標本課程設計是在本科4年學習的基礎上，進行的一次綜合性的設計實踐。本課程的開設時間是在大四的上學期，同學們經(jīng)過3年多的學習和實踐，無論在理論上還是實踐上，在硬件上還是軟件上，在系統(tǒng)角度還是應用角度都得到了不少的鍛煉。在此基礎上，本綜合設計從系統(tǒng)設計的角度，通過對SOC（片上系統(tǒng)）的硬、軟件設計，給學生一次綜合的訓練的機會。具體設計內(nèi)容包括：1 理論部分l 作為一個實踐課程，我們依然堅持理論在實踐環(huán)節(jié)中的指導作用，在理論課上，我們會從系統(tǒng)的角度和設計的角度，幫助學生分析以下的一些問題：l 計算機的各個部件是如何統(tǒng)一到一個整體之中，他們之間存在怎樣的關系l 軟件和硬件究竟存在怎樣的關系l

3、如何一步步開始設計一個完整的系統(tǒng)l 如何評價一個設計的優(yōu)劣l 多核處理器目前有哪些結構l Intel多核結構的特點分析l 雙核處理器之間采用怎樣的核間互連結構2 硬件設計部分 l CPU設計。設計一個可運行指定的31條MIPS指令的RISC型32位MiniSys微處理器，具有32位指令，16位地址線和32位數(shù)據(jù)線，32個32位寄存器。l 存儲器設計。設計哈佛結構存儲器，有獨立的24KB的指令存儲器和24KB的數(shù)據(jù)存儲器。l 中斷設計。設計2個中斷源入口，兩級中斷優(yōu)先級（可選，并可擴充）l 2個16位定時/計數(shù)器的設計l 4×4鍵盤控制器的設計l 4位7段LED數(shù)碼管控制器的設計l 簡

4、單UART串行通信控制器的設計。 l 看門狗控制器的設計。l SoC芯片的設計。將上述設計結合成一個完整的SoC芯片。l 設計流水型MiniSys處理器。（可選）l 考慮增加乘法器和浮點運算單元。（可選）l 考慮Cache的設計問題。（可選）l 考慮某種架構下簡單雙核處理器的設計。（可選）2、軟件部分l 設計并實現(xiàn)MiniSys匯編器l 基本輸入輸出系統(tǒng)BIOS的設計（可選）l 硬件各部件測試程序的設計l 綜合測試程序的設計l 探討如何利用系統(tǒng)軟件加強硬件功能（可選）l 總結軟件與硬件合作設計中應該注意的問題（可選）l 設計MiniC 編譯器。（可選）l 探討如何在編譯器一級提高程序效率（可選

5、）l 探討程序如何充分利用多核，軟硬件該作何配合（可選）l 通過對Intel Compiler的分析，探討編譯優(yōu)化方法（可選）l 通過對Intel VTune的分析，探討Mini32系統(tǒng)代碼跟蹤技術（可選）l 考慮在多核處理器中，如何調(diào)度線程（可選）l 考慮有關進程調(diào)度的問題（可選）說明：從創(chuàng)新意識和探索精神培養(yǎng)方面考慮，鼓勵學生超過基本要求，通過自主創(chuàng)新，完成更高層次的設計，其中的可選項只是作為自主創(chuàng)新中的一些新探索的提示，學生不受此限制，鼓勵大家設計出技術更新、功能更強的系統(tǒng)。二、設計內(nèi)容，學時分配與組織序號設計（或實踐）項目名稱內(nèi)容提要學時分配每組人數(shù)備注1Verilog HDL介紹和實

6、驗教會學生使用Verilog進行電子設計教學時數(shù)8學時1在四年級第1學期完成2介紹課程設計相關內(nèi)容，教授設計方法SOC設計方法、設計的整體結構、MIPS指令集、外圍接口設計、軟件設計教學時數(shù)12學時，1四年級第1學期完成3課程設計實施分組實現(xiàn)課程設計內(nèi)容設計調(diào)試48學時56四年級第2學期完成4課程驗收按組按人驗收每組驗收2學時，不算在課程學時中56四年級第2學期完成三、教學管理模式與注意事項采用多媒體課堂教學與網(wǎng)絡化教學手段相結合的教學模式。除課堂教學外，在網(wǎng)絡平臺上建立以多媒體網(wǎng)絡課件、電子教案、設計應用資料為主要形式的立體化教學資源，為學生提供自主學習、實踐的教學手段。在實踐教學過程中，將

7、全體學生分成57一組，采用組長負責制，利用項目開發(fā)的方法進行管理。實施過程中不限定學生設計的總體結構，不限定學生具體實施設計的步驟，不限定最終的目標與驗證方法，不限定學生實施自己設計的時間和地點，鼓勵他們自主設計，積極創(chuàng)新。打破了大家做統(tǒng)一的實驗，得到統(tǒng)一結果的舊的實驗模式，給學生充分的自我發(fā)揮的空間。同時，教師全程跟蹤學生實驗過程，要及時了解學生在課程設計中遇到的問題，進行啟發(fā)式指導和討論式教學。學生設計結束后，首先自己要給出一個性能的估計和分析，最后由教師針對學生設計的性能，體系結構合理性，可擴展性，和其他模塊配合等方面給出合理的評價。四、設備與器材配置微機一臺，可編程綜合實驗系統(tǒng)一套。五

8、、考核與成績評定1.考核內(nèi)容（根據(jù)各人所做分別考核）l CPU部分：能解釋CPU各個部件的功能和相互關系， CPU功能驗收合格。l 接口部件：了解自己所設計的接口部件的功能和時序，驗收通過。l SoC合成：了解各部件和CPU的配合時序，內(nèi)部總線時序，驗收通過。l 匯編器：匯編器匯編正確，具有一定的檢錯能力。l BIOS（可選）：程序正確，功能實用。l 其他：SoC的工作頻率、功耗、中斷的正確性2.考核方法考核采用以小組為單位，以模擬項目招標形式進行提問、演示與講述相結合的驗收方法，首先由項目組長介紹本組的設計特點和創(chuàng)新的地方以及本組設計的性能估計和分析，然后每個同學介紹和演示自己承擔的部分并回

9、答教師的提問，最后教師再通過測試程序進行整體測試，并針對學生設計的性能，體系結構合理性，可擴展性，和其他模塊配合等方面給出合理的評價。3.考核評分標準本課程學生成績以其學習態(tài)度、實驗報告、演示驗收情況評定。具體分配如下：學習態(tài)度：10分原型驗收：70分實驗報告：20分總分按優(yōu)、良、中、及格、不及格評分。另有一個總原則：不及格：不能完成教材所給實例的完善和調(diào)試通過及格：能成功完善教材給出的實例，并調(diào)試通過。中：能成功完善教材給出的實例，并做了小的改動或做了比較好的設計分析，調(diào)試通過。良：1）能成功完善教材給出的實例，并至少完成了一項課后帶*的思考題中的設計，調(diào)試通過。2）完成教材實例以外的具有一

10、定難度，并得到教師認可的設計（如流水、超標量、多核、或者具有其他較先進技術含量的設計），因難度原因調(diào)試未能完全通過（非人為不努力原因）。這類設計必須在設計開始初期制定方案的時候得到教師同意。優(yōu)：1）能成功完善教材給出的實例，并至少完成了兩項課后帶*的思考題中的設計，或至少完成了一項課后帶*以上的思考題的設計，調(diào)試通過。2）完成教材實例以外的具有一定難度，并得到教師認可的設計（如流水、超標量、多核、或者具有其他較先進技術含量的設計），調(diào)試通過。這類設計必須在設計開始初期制定方案的時候得到教師同意。學習態(tài)度評分標準自己負責的部分獨立完成：4分（但如發(fā)現(xiàn)竊取別人成果的現(xiàn)象，必須重做）能與同組同學良好

11、合作：2分設計部分具有明顯的創(chuàng)新點：4分驗收評分標準1 功能正確：30分2 與其他模塊配合無誤：20分3 創(chuàng)新：20分報告評分標準1 方案：8分2 特點或電路或程序：8分3 結果分析等：4分 設計報告包含紙質(zhì)和光盤，光盤中包括全部的源程序（Verilog程序、BIOS程序、測試程序和應用程序）、可執(zhí)行程序、圖和紙質(zhì)設計報告的電子版。    紙質(zhì)的設計報告包括（有統(tǒng)一的紙質(zhì)報告格式）· 本組人員及各人負責的設計部分 · 設計的技術特點、系統(tǒng)體系結構描述、各部分實現(xiàn)方案和特點、系統(tǒng)功能描述、軟件使用方法。 · 相關部件Verilog程序（含注釋）或gdt圖 · 提供舉例用scf文件進行的仿真的驗證圖若干幅。 · BIOS 程序，含注釋與調(diào)用說明（可選）。 · 課程設計總結（包括設計的總結和還需改進的內(nèi)容）六、教材與參考資料教材：楊全勝主編，計算機系統(tǒng)綜合課程設計，清華大學出版社，2008教學參考書：1) 朱子玉、李亞民. CPU芯片邏輯設計技術. 北京：清華大學出版社，20052) （美）John Paul Shen,Mikko H.Lipasti，張承義等譯，現(xiàn)代處理器設計超標量處理器基礎，北京：電子工業(yè)出版社，20043) 易建勛，處