電子專業(yè)術(shù)語英漢對照加注解

1、精選優(yōu)質(zhì)文檔-傾情為你奉上【集成電路(IC)】電子專業(yè)術(shù)語英漢對照加注解 電子專業(yè)英語術(shù)語 rchitecture（結(jié)構(gòu)）：可編程集成電路系列的通用邏輯結(jié)構(gòu)。 ASIC（Application Specific Integrated Circuit專用集成電路）：適合于某一單一用途的集成電路產(chǎn)品。 ATE（Automatic Test EQUIPment自動測試設(shè)備）：能夠自動測試組裝電路板和用于萊迪思 ISP 器件編程的設(shè)備。 BGA（Ball Grid Array球柵陣列）：以球型引腳焊接工藝為特征的一類集成電路封裝?？梢蕴岣呖杉庸ば?，減小尺寸和厚度，改善了噪聲特性，提高了功耗管理特性。

2、Boolean Equation（邏輯方程）：基于邏輯代數(shù)的文本設(shè)計輸入方法。 Boundary Scan Test（邊界掃描測試）：板級測試的趨勢。為實現(xiàn)先進的技術(shù)所需要的多管腳器件提供了較低的測試和制造成本。 Cell-Based PLD（基于單元的可編程邏輯器件）：混合型可編程邏輯器件結(jié)構(gòu)，將標準的復(fù)雜的可編程邏輯器件（CPLD）和特殊功能的模塊組合到一塊芯片上。 CMOS（Complementary Metal Oxide Semiconductor互補金屬氧化物半導(dǎo)體）：先進的集成電路加工工藝技術(shù)，具有高集成、低成本、低能耗和高性能等特征。CMOS 是現(xiàn)在高密度可編程邏輯器件（PLD

3、）的理想工藝技術(shù)。 CPLD（Complex Programmable Logic Device復(fù)雜可編程邏輯器件）：高密度的可編程邏輯器件，包含通過一個中央全局布線區(qū)連接的宏單元。這種結(jié)構(gòu)提供高速度和可預(yù)測的性能。是實現(xiàn)高速邏輯的理想結(jié)構(gòu)。理想的可編程技術(shù)是 E2CMOS?。 Density （密度）：表示集成在一個芯片上的邏輯數(shù)量，單位是門（gate）。密度越高，門越多，也意味著越復(fù)雜。 Design Simulation（設(shè)計仿真）：明確一個設(shè)計是否與要求的功能和時序相一致的過程。 E2CMOS?（Electrically Erasable CMOS電子可擦除互補金屬氧化物半導(dǎo)體）：萊迪

4、思專用工藝?；谄渚哂欣^承性、可重復(fù)編程和可測試性等特點，因此是一種可編程邏輯器件（PLD）的理想工藝技術(shù)。 EBR（Embedded BLOCk RAM嵌入模塊RAM）：在 ORCA 現(xiàn)場可編程門陣列（FPGA）中的 RAM 單元，可配置成 RAM、只讀存儲器（ROM）、先入先出（FIFO）、內(nèi)容地址存儲器（CAM）等。 EDA（Electronic Design Automation電子設(shè)計自動化）：即通常所謂的電子線路輔助設(shè)計軟件。 EPIC （Editor for Programmable Integrated Circuit可編程集成電路編輯器）：一種包含在 ORCA Foundry

5、 中的低級別的圖型編輯器，可用于 ORCA 設(shè)計中比特級的編輯。 Explore Tool（探索工具）：萊迪思的新創(chuàng)造，包括 ispDS+HDL 綜合優(yōu)化邏輯適配器。探索工具為用戶提供了一個簡單的圖形化界面進行編譯器的綜合控制。設(shè)計者只需要簡單地點擊鼠標，就可以管理編譯器的設(shè)置，執(zhí)行一個設(shè)計中的類似于多批處理的編譯。 Fmax：信號的最高頻率。芯片在每秒內(nèi)產(chǎn)生邏輯功能的最多次數(shù)。 FAE（Field Application Engineer現(xiàn)場應(yīng)用工程師）：在現(xiàn)場為客戶提供技術(shù)支持的工程師。 Fabless：能夠設(shè)計，銷售，通過與硅片制造商聯(lián)合以轉(zhuǎn)包的方式實現(xiàn)硅片加工的一類半導(dǎo)體公司。 Fit

6、ter（適配器）：在將一個設(shè)計放置到目標可編程器件之前，用來優(yōu)化和分割一個邏輯設(shè)計的軟件。 Foundry：硅片生產(chǎn)線，也稱為 fab。 FPGA（Field Programmable Gate Array現(xiàn)場可編程門陣列）：高密度 PLD 包括通過分布式可編程陣列開關(guān)連接的小邏輯單元。這種結(jié)構(gòu)在性能和功能容量上會產(chǎn)生統(tǒng)計變化結(jié)果，但是可提供高寄存器數(shù)。可編程性是通過典型的易失的 SRAM 或反熔絲工藝一次可編程提供的。 "Foundry" ：一種用于ORCA 現(xiàn)場可編程門陣列（FPGA）和現(xiàn)場可編程單芯片系統(tǒng)（FPSC）的軟件系統(tǒng)。 FPGA（Field Programm

7、able Gate Array現(xiàn)場可編程門陣列）：含有小邏輯單元的高密度 PLD，這些邏輯單元通過一個分布式的陣列可編程開關(guān)而連接。這種體系結(jié)構(gòu)隨著性能和功能容量不同而產(chǎn)生統(tǒng)計上的不同結(jié)果，但是提供的寄存器數(shù)量多。其可編程性很典型地通過易失 SRAM 或者一次性可編程的反熔絲來體現(xiàn)。 FPSC（Field Programmable System-on-a-Chip現(xiàn)場可編程單芯片系統(tǒng)）：新一代可編程器件用于連接 FPGA 門和嵌入的 ASIC 宏單元，從而形成一芯片上系統(tǒng)的解決方案。 GAL? （Generic Array Logic通用陣列邏輯）：由萊迪思半導(dǎo)體公司發(fā)明的低密度器件系統(tǒng)。 G

8、ate（門）：最基本的邏輯元素，門數(shù)越多意味著密度越高。 Gate Array（門陣列）：通過邏輯單元陣列連接的集成電路。由生產(chǎn)廠家定制，一般會導(dǎo)致非再生工程（NRE）消耗和一些設(shè)計冗余。 GLB（Generic Logic BLOCk通用邏輯塊）：萊迪思半導(dǎo)體的高密度 ispPSI?器件的標準邏輯塊。每一個 GLB 可實現(xiàn)包含輸入、輸出的大部分邏輯功能。 GRP（Global Routing Pool全局布線池）：專有的連接結(jié)構(gòu)。能夠使 GLBs 的輸出或 I/O 單元輸入與 GLBs 的輸入連接。萊迪思的 GRP 提供快速，可預(yù)測速度的完全連接。 High Density PLD（高密度可

9、編程邏輯器件）：超過 1000 門的 PLD。 I/O Cell（Input/Output Cell輸入/輸出單元）：從器件引腳接收輸入信號或提供輸出信號的邏輯單元。 ISPTM（In-System Programmability在系統(tǒng)可編程）：由萊迪思首先推出，萊迪思 ISP 產(chǎn)品可以在系統(tǒng)電路板上實現(xiàn)編程和重復(fù)編程。ISP 產(chǎn)品給可編程邏輯器件帶來了革命性的變化。它極大地縮短了產(chǎn)品投放市場的時間和產(chǎn)品的成本。還提供能夠?qū)υ诂F(xiàn)場安裝的系統(tǒng)進行更新的能力。 ispATETM：完整的軟件包使自動測試設(shè)備能夠?qū)崿F(xiàn)： 1）利用萊迪思 ISP 器件進行電路板測試和 2）編程 ISP 器件。 ispVM

10、 EMBEDDEDTM：萊迪思半導(dǎo)體專用軟件由 C 源代碼算法組成，用這些算法來執(zhí)行控制編程萊迪思 ISP 器件的所有功能。代碼可以被集成到用戶系統(tǒng)中，允許經(jīng)由板上的微處理器或者微控制器直接編程 ISP 器件。 ispDaisy Chain Download SOFtware （isp菊花鏈下載軟件）：萊迪思半導(dǎo)體專用器件下載包，提供同時對多個在電路板上的器件編程的功能。 ispDSTM：萊迪思半導(dǎo)體專用基于 Windows 的軟件開發(fā)系統(tǒng)。設(shè)計者可以通過簡單的邏輯公式或萊迪思 - HDL 開發(fā)電路，然后通過集成的功能仿真器檢驗電路的功能。整個工具包提供一套從設(shè)計到實現(xiàn)的方便的、低成本和簡單易

11、用的工具。 ispDS+TM：萊迪思半導(dǎo)體兼容第三方HDL綜合的優(yōu)化邏輯適配器，支持PC和工作站平臺。IspDS+ 集成了第三方 CAE 軟件的設(shè)計入口和使用萊迪思適配器進行驗證，由此提供了一個功能強大、完整的開發(fā)解決方案。第三方 CAE 軟件環(huán)境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。 isPGAL?：具有在系統(tǒng)可編程特性的 GAL 器件 ispGDSTM：萊迪思半導(dǎo)體專用的 ISP 開關(guān)

12、矩陣被用于信號布線和 DIP 開關(guān)替換。 ispGDXTM：ISP 類數(shù)字交叉點系列的信號接口和布線器件。 ispHDLTM：萊迪思開發(fā)系統(tǒng)，包括功能強大的 VHDL 和 Verilog HDL 語言和柔性的在系統(tǒng)可編程。完整的系統(tǒng)包括：集成了 Synario， Synplicity 和 Viewlogic 的綜合工具，提供萊迪思 ispDS+ HDL 綜合優(yōu)化邏輯適配器。 ispLSI?：萊迪思性能領(lǐng)先的 CPLD 產(chǎn)品系列的名稱。世界上最快的高密度產(chǎn)品，提供非易失的，在系統(tǒng)可編程能力和非并行系統(tǒng)性能。 ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個真正的可編程模擬產(chǎn)品，

13、提供無與倫比的所見即所得（WYSIYG）邏輯設(shè)計結(jié)果。 ispSTREAMTM：JEDEC 文件轉(zhuǎn)化為位封裝格式，節(jié)省原文件1/8 的存儲空間。 ispTATM：萊迪思靜態(tài)時序分析器，是 ispDS+ HDL 綜合優(yōu)化邏輯適配器的組成部分。包括所有的功能。使用方便，節(jié)省了大量時序分析的代價。設(shè)計者可以通過時序分析器方便地獲得任何萊迪思 ISP 器件的引腳到引腳的時序細節(jié)。通過一個展開清單格式方便地查看結(jié)果。 ispVHDLTM：萊迪思開發(fā)系統(tǒng)。包括功能強大的 VHDL 語言和靈活的在系統(tǒng)可編程。完整的系統(tǒng)工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS

14、+ HDL 綜合優(yōu)化邏輯適配器。 ispVM System：萊迪思半導(dǎo)體第二代器件下載工具。是基于能夠提供多供應(yīng)商的可編程支持的便攜式虛擬機概念設(shè)計的。提高了性能，增強了功能。 JEDEC file（JEDEC 文件）：用于對 ispLSI 器件編程的工業(yè)標準模式信息。 JTAG（Joint Test Action Group聯(lián)合測試行動組）：一系列在主板加工過程中的對主板和芯片級進行功能驗證的標準。 Logic（邏輯）：集成電路的三個基本組成部分之一：微處理器內(nèi)存和邏輯。邏輯是用來進行數(shù)據(jù)操作和控制功能的。 Low Density PLD（低密度可編程邏輯器件）：小于1000 門的 PLD，

15、也稱作 SPLD。 LUT （Look-Up Table查找表）：一種在 PFU 中的器件結(jié)構(gòu)元素，用于組合邏輯和存儲?；旧鲜庆o態(tài)存儲器（SRAM）單元。 Macrocell（宏單元）：邏輯單元組，包括基本的產(chǎn)品邏輯和附加的功能：如存儲單元、通路控制、極性和反饋路徑。 MPI（MicroprocesSOr Interface微處理器接口）：ORCA 4 系列 FPGA 的器件結(jié)構(gòu)特征，使 FPGA 作為隨動或外圍器件與 PowerQUIC mP 接口。 OLMC（Output Logic Macrocell輸出邏輯宏單元）：D 觸發(fā)器，在輸入端具有一個異或門，每一個 GLB 輸出可以任意配置

16、成組合或寄存器輸出。 ORCA（Optimized Reconfigurable Cell Array經(jīng)過優(yōu)化的可被重新配置的單元陣列）：一種萊迪思的 FPGA 器件。 ORP（Output Routing Pool輸出布線池）：ORP 完成從 GLB 輸出到 I/O 單元的信號布線。I/O 單元將信號配置成輸出或雙向引腳。這種結(jié)構(gòu)在分配、鎖定 I/O 引腳和信號出入器件的布線時提供了很大的靈活性。 PAC（Programmable Analog Circuit可編程模擬器件）：模擬集成電路可以被用戶編程實現(xiàn)各種形式的傳遞函數(shù)。 PFU（Programmable Function Unit可編

17、程功能單元）：在 ORCA 器件的PLC中的單元，可用來實現(xiàn)組合邏輯、存儲、及寄存器功能。 PIC （Programmable I/O Cell可編程 I/O 單元）：在 ORCA FPGA 器件上的一組四個 PIO。PIC 還包含充足的布線路由選擇資源。 Pin（引腳）：集成電路上的金屬連接點用來： 1）從集成電路板上接收和發(fā)送電信號； 2）將集成電路連接到電路板上。 PIO（Programmable I/O Cell可編程I/O單元）：在 ORCA FPGA 器件內(nèi)部的結(jié)構(gòu)元素，用于控制實際的輸入及輸出功能。 PLC（Programmable Logic Cell可編程邏輯單元）：這些單元

18、是 ORCA FPGA 器件中的心臟部分，他們被均勻地分配在 ORCA FPGA 器件中，包括邏輯、布線、和補充邏輯互連單元（SLIC）。 PLD（Programmable Logic Device可編程邏輯器件）：數(shù)字集成電路，能夠被用戶編程執(zhí)行各種功能的邏輯操作。包括：SPLDs， CPLDs 和 FPGAS。 Process Techonology（工藝技術(shù)）：用來將空白的硅晶片轉(zhuǎn)換成包含成百上千個芯片的硅片加工工藝。通常按技術(shù)（如：E2CMOS）和線寬 （如：0.35 微米）分類。 Programmer（編程器）：通過插座實現(xiàn)傳統(tǒng) PLD 編程的獨立電子設(shè)備。萊迪思 ISP 器件不需要編程器。 Schematic Cap