功率電晶體可靠度分析及研究

1、翼晶胞功電晶體之元件電場與可靠分析及非對稱式溝渠式翼功電晶體之研究計畫編號：NSC 95-2221-E-035-136執(zhí)期限：958月1日至967月31日主持人：簡鳳佐(逢甲大學(xué)電子系)計畫與人員：廖健男(中央大學(xué)電機系)、詹前(逢甲大學(xué)電子系)詹明宏(逢甲大學(xué)電子系)、吳志威(逢甲大學(xué)電子系)方木(逢甲大學(xué)電子系)、秉叡(逢甲大學(xué)電子系)本研究中提出一種新型的低導(dǎo)通AbstractA new cell structure Power MOSFET, 電阻、高通道密的晶胞結(jié)構(gòu)功氧which exhibits a lower on-state resistance 半電晶體。垂直型溝槽型功氧半電

2、and higher channel density, than the 晶體一般是以方形(封閉型)或線形(開conventional layout geometry, is 放型)晶胞幾何結(jié)構(gòu)作為設(shè)計，各有其proposed in this research. Vertical trench 優(yōu)缺點。在本研究中，我們提出、製造Power MOSFETs are generally designed 並且分析 “翼晶胞” 結(jié)構(gòu)功by either squared (closed) cell or stripe 氧半電晶體，此外，亦製作非對稱式(linear) cell geometry; ea

3、ch has its own 翼結(jié)構(gòu)，並與傳統(tǒng)結(jié)構(gòu)進比較，非advantages and drawbacks. In this study, 對稱式翼結(jié)構(gòu)可以進一步低we propose, fabricate, and analyze a 導(dǎo)通電阻。模擬及實驗皆表現(xiàn)出此結(jié)構(gòu)“wing mask” structure Power MOSFET. 較原本設(shè)計有低的導(dǎo)通電阻，此外，In addition, the asymmetric wing mask 我們也發(fā)現(xiàn)此結(jié)構(gòu)的增崩潰特性並structure is fabricated and compared with 會由於較高的通道密而被犧牲。th

4、e conventional structures. The on 用“翼”結(jié)構(gòu)亦可避免封閉型晶胞resistance of the proposed devices can be 結(jié)構(gòu)的專。further reduced. Both simulations andexperiments show this structure have alower on resistance than the originaldesign. We also found that the avalanchecharacteristics of the proposed device arenot sacrif

5、iced owing to higher channeldensity. One can also use this “wingmask” concept to avoid the “closedmask” structure patents.Keywords : Power MOSFETs, wing mask,channel density, on resistance. 關(guān)鍵字 : 功氧半電晶體、翼晶胞、通道密、導(dǎo)通電阻 前言 垂直式溝槽型功氧半電晶體(Power MOSFET) 是一絕緣閘極壓控元件，其提供高輸入阻抗、低導(dǎo)通電阻 (on resistance, Ron)、高換速 (sw

6、itching speed)、及低換損耗 (switching loss) 的特徵，由於這些特徵，Power MOSFET適合用在低壓或中壓功系統(tǒng)中，在低壓系統(tǒng)的應(yīng)用上(低於100V)，Power MOSFET被廣泛的作為電池保護元件、轉(zhuǎn)換器控制開關(guān)、同步整器及直對直轉(zhuǎn)換器等，在這些應(yīng)用中，功損耗 (power consumption) 是Power MOSFET的一項重要因子，在一定崩潰電壓 (breakdown voltage，VBR) 下，功損耗的低可以藉由減少導(dǎo)通電阻 (傳導(dǎo)功損耗) 及閘汲極電荷 (gate-drain charge, Qgd) (換功損耗) 1。figure of

7、merit被定義為在額定崩潰電壓下，導(dǎo)通電阻及閘極電荷的乘積 2,3。我們前一期的計畫提出平面示翼結(jié)構(gòu)元件，本期我們進其電場及其可靠測試。結(jié)果發(fā)現(xiàn)在高溫閘極測試(High temperature gate bias, 150oC, 20V gate bias) ，高溫耐壓測試(High temperature reverse bias, 150oC, 80% VBR bias)與高溫高濕耐壓測試(High temperature, high humidity reverse bias, 85oC, 80% VBR bias, 85% humidity )，共135顆元件均通過1000小時長時間

8、的測試而特性均無變化，因此翼結(jié)構(gòu)元件影響其在使用時的可靠問題。為進一步低元件導(dǎo)通電阻，我們進溝渠式元件的研究。許多研究人員著重在低單位晶胞的長及增加元件的晶胞密 4-5，圖1為典型的溝槽式Power MOSFET截面圖，圖中a為源極屬接觸區(qū)，b為複晶矽閘極及源極間的絕緣材 (BPSG)，c為溝槽，寬單位晶胞的長則定義為a + b，晶胞密的增加可以用低a、b或c而達成，但傳統(tǒng)型結(jié)構(gòu)的最小晶胞長則受限於接觸區(qū)的對準(zhǔn)偏差容忍及表面BPSG層的相對距及舖光技術(shù)。sourcen+P+n+P-wellpoly圖1 溝槽式 Power MOSFET。元件長為 (a+b) m，溝槽寬為cm。過去關(guān)於Power

9、 MOSFETs (或閘控功元件) 的研究報告著重在研究改善元件電性、結(jié)構(gòu)最佳化及製程技術(shù)，鮮少是透過元件光罩幾何形改善 11。本研究中，我們從設(shè)計元件光罩幾何形的觀點改善Power MOSFETs，我們提出、製造並分析一種新的光罩設(shè)計 (翼光罩)，並與傳統(tǒng)的封閉式光罩設(shè)計比較。此外，此設(shè)計可以避免封閉式設(shè)計的專。圖二所示為目前市面常的元件光罩幾何形。 圖2 Power MOSFETs光罩形式(a)線形光罩，(b)(h) 封閉光罩，(i)原子型光罩。元件設(shè)計傳統(tǒng)Power MOSFETs用線形光罩或是方形光罩進製作是熟知的技術(shù) 1, 8。 本翼光罩設(shè)計結(jié)合線型光罩及方形光罩，此外，非對稱式翼光

10、罩則對Power MOSFETs光罩設(shè)計的專問題產(chǎn)生衝擊。圖3分別為線形、方形、翼及非對稱式翼光罩之Power MOSFETs設(shè)計之截面圖。此翼光罩設(shè)計相當(dāng)容，並且此三種元件製程是相同的，我們用0.6 m 溝槽式製程技術(shù)製作此三種元件，除光罩設(shè)計外所有製程皆相同。n+P+n+n+P-n+P- n+P-n+n+P-n+P-P-P-(a) (b) (c) (d)N-Epi N+ substrate圖3 Power MOSFETs截面圖 (a)線形，(b) 方形，(c) 翼，(d) 非對稱式翼受限於製程技術(shù)，本研究中的晶胞長為3.2 m，而翼設(shè)計光罩中相鄰的翼間距為0.6 m，因此，晶胞密與傳統(tǒng)型完

11、全相同，但由於低複晶矽閘極的面積及閘極電荷特性，翼光罩有較低的換損耗。而圖3為使用非對稱式翼光罩所建構(gòu)之功元件。在相同元件面積下與另外三種光罩設(shè)計相比，此設(shè)計進一步增加通道密。圖4為方形光罩與非對稱翼光罩之電密模擬結(jié)果，從圖中我們可以觀察到非對稱翼光罩的通道電阻值及飄移區(qū)電阻值皆被低，這是由於一個極明顯的電分佈現(xiàn)象 5，模擬的電電壓。Closed cell MOSFETP-P-Vgs=10VAsymmetric Wing MOSFETP- P-P- Vgs=5V圖4 傳統(tǒng)型及非對稱式翼光罩設(shè)計Power MOSFET模擬之電密及導(dǎo)通電阻特性顯示非對稱翼光罩可以獲得大約20%的導(dǎo)通電阻值改善。實

12、驗結(jié)果及討我們使用矩陣光罩 (matrix mask) 製作元件以避免製程上的變。圖5為非對稱式翼光罩實際結(jié)構(gòu)截面圖，圖中可以發(fā)現(xiàn)通道密可以有接近50%的增加。圖5 非對稱式翼Power MOSFET實際截面圖(841 pC)。測圖由圖6中我們證明非對稱翼光罩 Power MOSFETs 具有最低的導(dǎo)通電阻值，但是增崩潰特性可能會因非對稱式翼光罩設(shè)計而被犧牲。增崩潰主要是用判斷元件的強健，圖7 (a) 及 (b) 為一般的非箝制電感性負載換 (unclamped inductive load switching, UIS) 測試電及輸出特性，此測試電可以用測試Power MOSFET的強健其可

13、考13。(c)圖6 元件導(dǎo)通電阻實際圖6為實際測的電電壓特性，在此元件的晶片面積皆為685×610m 2。線形、方形、翼及非對稱翼光罩之導(dǎo)通電阻值分別為80.5 m、70 m、69.5 m 及 60 m。閘極電荷被用判斷Power MOSFETs的換損耗，閘極電荷的減少可以透過低複晶矽閘極的面積而達成，閘極電荷的測電及詳細原可考2, 7, 12。在閘極電壓4.5V，下四種光罩設(shè)計的實際閘極電荷測值分別為1.32 nC (637 pC)、1.86 nC (820 pC)、1.66 nC (752 pC) 及 1.92 nC(a)(b)(d)LDVGRGGDUTVDDSRL(a)V VD

14、SIDVBRIASVDD(b)圖7 (a) UIS 測試電示意圖，(b) UIS輸出 性示意圖圖8分別為線形、方形及非對稱式翼光罩的增崩潰測圖，其測試條件為VDD=20 V，L=1 H，VG=10 V，RG=25 ，而測之增崩潰電 (avalanche current) 及增崩潰能(avalanche energy) 分別為29 A (693.5 J)、27.4 A (655.5J) 及 32.6 A (1279.8 J)。人意外的，翼光罩設(shè)計的增崩潰特性較傳統(tǒng)結(jié)構(gòu)好，即是非對稱式翼光罩設(shè)計也是如此，我們認(rèn)為這可能是由於較高的通道密因素導(dǎo)致每個通道過的增崩潰電減少，因此，非對稱式翼光罩設(shè)計的增

15、崩潰電可以高於傳統(tǒng)結(jié)構(gòu)。(a)(b)(c)圖8 UIS實際測輸出特性 (a) 線形，(b) 方形，(c)非對稱式翼總結(jié)翼光罩設(shè)計Power MOSFET已被提出及製作，非對稱式翼光罩設(shè)計可以進一步增加元件通道密，由於通道密的增加，非對稱式翼光罩設(shè)計之Power MOSFET導(dǎo)通電阻及增崩潰皆較傳統(tǒng)結(jié)構(gòu)有明顯改善，進一步增加翼光罩的分支達成低導(dǎo)通電阻值的 Power MOSFET是可能的。No.5 008 725, 1991.10 C. Buttay, T. B. Salah, D. Bergogne, 1 R. J. E. Hueting, E. A. Hijzen, A.B. Allard,

16、 H. Morel, and J. P. Chante Heringa, A. W. Ludikhuize, M. A. A.“ Avalanche Behavior of Low Volatge int Zandt, “Gate-Drain Charge Analysisfor Switching in Power Trench power MOSFETs” IEEE Electron MOSFETs” IEEE Transactions on Devices Lett., vol. 2, pp. 104-107, 2004. Electron Devices, VOL.51, pp. 11

17、 V. Parthasarathy, K. C. So, Z. Shen,References1323-1330, 2004.2 A. Q. Huang, N. X. Sun, B. Zhang,X. Zhou, and F. C. Lee, “Low VoltagePower Devices for future VRM”, ISPSDProceedings, pp. 395-398, 1998.3 A. Q. Huang, “New Unipolar Switching Power Device Figures ofMerit” IEEE Electron Devices Lett., v

18、ol.25, pp. 298-301, 2004.4 J. Zeng, G. Dolny, C. Kocon, R.Stokes, N. Kraft, L. Brush, T. Grebs, J.Hao, R. Ridley, J. Benjamin, L. Skurkey,S. Benczkowski, D. Semple, P. Wodarczyk, and C. Rexer, “An UltraDense Trench-Gated Power MOSFETTechnology Using A Self-Aligned Process”, ISPSD Proceedings, pp. 14

19、7-150, 2001.5 S. A.Suliman, N. Gallogunta, L. Trabzon, J. Hao, R. Ridley, T. Grebs, J. Benjamin, C. Kocon, J. Zeng, C. M. Knoedler, M. Horn, O.O. Awadelkarim, S. J. Fonash, and J. Ruzyllo, “The impact of trench geometry and processing on the performance and reliability of low voltage power UMOSFETs”

20、, IRPS Proceedings, pp. 308-314, 2001.6 B. J. Baliga, “Power Semiconductor Devices,” Massachusetts: PWS, 1996. 7 D. A. Grant, J. Gowar “Power MOSFETS Theory and Applications”, John Wiley & Sons, New York, 1989. 8 H. Yilmaz, K. Owyang, P. O. Shafer, C. C. Borman, “Optimization of Power MOSFET Body Diode for Speed and Ruggedn