高性能CMOS采樣保持電路的設(shè)計

1、    高性能CMOS采樣保持電路的設(shè)計0 引言采樣保持電路是模數(shù)轉(zhuǎn)換器的重要組成部分，它的性能決定著整個AD轉(zhuǎn)換器的性能。隨著科學(xué)技術(shù)的發(fā)展，系統(tǒng)對AD轉(zhuǎn)換器的速度和精度要求越來越高，因此，設(shè)計一個高性能的采樣保持電路就顯得尤為重要。一般的采樣保持電路都是采用開關(guān)電容電路來實現(xiàn)的。由于MOS開關(guān)固有的電荷注入與時鐘饋通效應(yīng)，采樣保持電路一般難以得到理想的情況。盡管已經(jīng)提出了許多技術(shù)和電路結(jié)構(gòu)1但是電荷注人和時鐘饋通效應(yīng)所導(dǎo)致的非線0 引言采樣保持電路是模數(shù)轉(zhuǎn)換器的重要組成部分，它的性能決定著整個AD轉(zhuǎn)換器的性能。隨著科學(xué)技術(shù)的發(fā)展，系統(tǒng)對AD轉(zhuǎn)換器的速

2、度和精度要求越來越高，因此，設(shè)計一個高性能的采樣保持電路就顯得尤為重要。一般的采樣保持電路都是采用開關(guān)電容電路來實現(xiàn)的。由于MOS開關(guān)固有的電荷注入與時鐘饋通效應(yīng)，采樣保持電路一般難以得到理想的情況。盡管已經(jīng)提出了許多技術(shù)和電路結(jié)構(gòu)1但是電荷注人和時鐘饋通效應(yīng)所導(dǎo)致的非線性對電路性能的影響還是很大。采樣保持電路的另外一個設(shè)計難點在于運算放大器的設(shè)計。采樣保持電路的精度決定于放大器的增益，高增益的運算放大器能夠保證采樣保持電路達(dá)到很高的采樣精度。而采樣保持電路的速度則決定于運算放大器的帶寬，高帶寬的運算放大器能夠保證采樣保持電路在很短的時間內(nèi)達(dá)到所需的采樣精度。而運算放大器的增益和帶寬又是一種相

3、互制約的關(guān)系。 本文介紹的采樣保持電路采用全差分結(jié)構(gòu)，并通過底板采樣技術(shù)有效的抑制電荷注入和時鐘饋通效應(yīng) 它采用高性能的增益自舉運算放大器來減小由于有限增益和不完全建立帶來的誤差。該采樣保持電路在33V的電源電壓下可實現(xiàn)60MHz的采樣頻率，其采樣精度可以達(dá)到10位以上，完全能適用流水線AD轉(zhuǎn)換器的采樣部分。1 增益自舉運算放大器的設(shè)計實際上，兩級運算放大器可能有較大的增益，但是帶寬卻很小，這樣就很容易導(dǎo)致較慢的反應(yīng)速度。所以本文采用折疊式共源共柵增益自舉運算放大器。這種放大器既有較大的增益，又能滿足速度要求，同時，折疊式共源共柵電路還可以接成跟隨器的形式。由于該電路不需要外接復(fù)雜的共模反饋電

4、路(CMFB)，因而可以降低功耗，并免去外加共模反饋電路對整個運算放大器速度的影響。圖1所示是增益自舉運算放大器的電路結(jié)構(gòu)。擺率Slew Rate(SR)是每個時鐘周期所允許的擾動時間。通常，采樣保持電路中對運算放大器的建立時間要求大約為時鐘周期的18，即要求運算放大器的輸出能夠驅(qū)動03 Vpp(Vpp為信號滿擺幅的一半)，因此，建立時間可以由以下公式估算，其中Ts是建立時間，fs是采樣頻率：對于單位增益頻fT的估算，首先應(yīng)計算出采樣保持電路分別在采樣和保持狀態(tài)下的反饋系數(shù)Bt和Bh。假設(shè)信號在建立時間之后的1LSB之內(nèi)出現(xiàn)，那么，所需精度P在N=10的時候為：由采樣保持電路可知Bt1，Bh0

5、8。由此 可以得出：此時若運算放大器的直流增益為A0，那么， 線性建立誤差系數(shù)為：因為E必須小于12LSB，所以有：開關(guān)電容電路中一般的相位裕度要求為60到75度之間。而電路設(shè)計中希望盡量做到線性建立，所以一般要求具有較大的相位裕度。但是，考慮到相位裕度與增益的矛盾，在折中考慮的情況下，本設(shè)計選擇的相位裕度為70度左右。 運算放大器的總增益同時得益于的增益提升放大器的應(yīng)用。由于增益提升放大器會帶入額外的電容和極點，所以要求增益提升放大器的單位增益帶寬應(yīng)盡量做大，這樣才能把它對整個放大器頻率特性的影響降到最小。因此，這里選擇一般的反向器作為增益提升電路。事實上，該提升電路結(jié)構(gòu)也比較簡單

6、，它即可以滿足電路對增益的要求，又可以達(dá)到滿意的單位增益帶寬。因而對整個電路的頻率性能不會產(chǎn)生很大的影響。本設(shè)計讓晶體管NM4和NM5工作在線性區(qū)，這相當(dāng)于一個壓控電阻的作用。晶體管的柵極連到運算放大器的輸出端。由于VOUTCM對V4比較敏感，而且隨著V4的增加，NM5和NM6的電流也將隨之增加，從而將導(dǎo)致共模電平的下降。而通過晶體管NM4和NM5則可糾正這個誤差。這就相當(dāng)于在運算放大器的輸出端施加一個穩(wěn)定的共模電平。2 采樣開關(guān)的設(shè)計AD轉(zhuǎn)換器和采樣保持電路中通常都會用到很多的開關(guān)。因此，開關(guān)的大小、寬長比以及所影響到的電荷注入效應(yīng)和時鐘饋通效應(yīng)等都會直接影響到整個電路的性能。 開關(guān)的導(dǎo)通電

7、阻是衡量一個開關(guān)特性好壞的重要指標(biāo)。由MOS管的工作原理可知，其導(dǎo)通電阻RON是VGS的函數(shù)。對于一般的單個MOS管作為開關(guān)的情況，其實際的導(dǎo)通電阻可以通過以下等式得出：由上式可以看出：開關(guān)的導(dǎo)通電阻與輸入信號Vgs是非線性關(guān)系。這一特性將在輸出信號中引入諧波失真，從而極大地影響到采樣電路的動態(tài)特性。本文采用的對稱CMOS開關(guān)由一個PMOS和NMOS晶體管組成。其電路如圖2所示。設(shè)計時，可將NMOS的柵極接高電位VDD，PMOS的柵極接低電位(零)，此時開關(guān)處于導(dǎo)通狀態(tài)。在對稱CMOS開關(guān)中，PMOS管和NMOS管的導(dǎo)電因子Kp和Kn是相同的。假設(shè)導(dǎo)通電阻的非線性特性可由下式來描述：那么，從上

8、式可以得出：式中，I是通過開關(guān)的電流。假設(shè)一個正弦波加在開關(guān)的兩邊，則開關(guān)上的電壓為：開關(guān)的三階效應(yīng)會使電路的SFDR下降。由上式可知，三階效應(yīng)是由最后一項產(chǎn)生的。R2為零即可消去這一項。而優(yōu)化對稱CMOS晶體管的寬、長參數(shù)可以使R2為零，從而使對稱開關(guān)的導(dǎo)通電阻基本恒定且與輸入信號無關(guān)。在本設(shè)計工藝條件下，通過對開關(guān)的仿真可知，當(dāng)PMOS管的寬長比是NMOS管寬長比的8倍時，開關(guān)的導(dǎo)通電阻較小且與輸入信號基本無關(guān)。3 采樣保持電路設(shè)計采用全差分采樣保持電路的電路結(jié)構(gòu)如圖3所示。它主要包括采樣保持放大器和一些開關(guān)電路。該電路結(jié)構(gòu)采用輸出端直接反饋到輸入端的方式，它不需要外加共模反饋電路。這樣可

9、以減小電路復(fù)雜程度，有效地降低功耗，并可獲得更高的速度。為了獲得更好的性能，此電路采用了底板采樣技術(shù)。傳統(tǒng)的采樣保持電路采用的是電容上極板采樣。這種結(jié)構(gòu)的采樣保持電路會引入額外的寄生電容，從而增加運算放大器的輸入電容，而這將大大降低運算放大器的帶寬，同時也增大了采樣與反饋電容值的失配，這些都會直接影響到采樣保持電路的速度和精度。為此，本電路引入底板采樣技術(shù)，設(shè)計時可使用兩層多晶硅來實現(xiàn)。這樣不僅有效地消除了運算放大器的輸入電容，而且還能抑制來自襯底的噪聲。此外，該電路結(jié)構(gòu)能夠有效地抑制時鐘饋通和電荷注入效應(yīng)，減小電路復(fù)雜程度，有效減小寄生電容、降低電路的整體功耗。4 性能仿真筆者在Cadenc

10、e仿真環(huán)境下，采用Charter公司035m標(biāo)準(zhǔn)CMOS工藝庫對電路進(jìn)行了仿真。圖4給出了增益自舉運算放大器在交流掃描下的增益和相位曲線?？梢钥闯觯撨\算放大器的增益可以達(dá)到79dB，當(dāng)負(fù)載電容為10 pF時，相位裕度為72°，建立時間為39 ns?？梢?，能很好的滿足采樣保持電路對運算放大器的要求。該采樣保持電路的電源電壓為33 V，采樣頻率為60 MHz。圖5是該采樣保持電路的瞬態(tài)特性曲線圖。實際上，對該電路的輸出波形進(jìn)行離散傅立葉變換可得到低于75 dB的信噪比?？梢娫摬蓸颖３蛛娐肪哂泻芨叩霓D(zhuǎn)換精度。5 結(jié)束語本文介紹了一個高性能采樣保持電路的設(shè)計方法。該電路采用全差分結(jié)構(gòu)來減小時鐘饋通效應(yīng)和電荷注入效應(yīng)所帶來的誤差。開關(guān)部分使用優(yōu)化的對稱CMOS開關(guān)來降低其導(dǎo)通