CVSD算法分析及其在FPGA中的實(shí)現(xiàn)

1、    CVSD算法分析及其在FPGA中的實(shí)現(xiàn)摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫(kù)仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte0 引 言    在眾多的語(yǔ)音編譯碼調(diào)制中，連續(xù)

2、可變斜率增量調(diào)制(CVSD)作為許多增量調(diào)制中的一種，只需編一位碼，在發(fā)送端與接收端之間不需要碼型同步，量階的大小能自動(dòng)地跟蹤信號(hào)變化，因而具有強(qiáng)抗誤碼能力，在10-3時(shí)仍可保持高質(zhì)量的話音。目前市場(chǎng)上有CVSD的專用芯片，但專用芯片的通用性、靈活性和可擴(kuò)展性受到了很大的限制，并且產(chǎn)品的開發(fā)周期長(zhǎng)，開發(fā)成本也較高。專用CVSD芯片只能實(shí)現(xiàn)一路編譯碼，在需要多路CVSD編譯碼時(shí)則需要很多專用芯片，具有局限性；而單片F(xiàn)PGA容易實(shí)現(xiàn)多路CVSD編譯碼功能。此外如果專用芯片停產(chǎn)或者買不到，已有的通信設(shè)備維修將會(huì)因器件缺乏導(dǎo)致后續(xù)工作無(wú)法開展。為了彌補(bǔ)專用CVSD芯片的不足，同時(shí)也方便在現(xiàn)場(chǎng)可編程門陣

3、列(FPGA)中增加一些其他相關(guān)的應(yīng)用功能，因此在FPGA中實(shí)現(xiàn)CVSD語(yǔ)音編譯碼調(diào)制功能的前景將是非常廣闊的。    這里將詳細(xì)介紹基于FPGA的CVSD語(yǔ)音編譯碼的設(shè)計(jì)思路、具體實(shí)現(xiàn)以及和專用芯片CMX639之間的互相通信。l CVSD工作原埋    CVSD是一種量階隨著輸入語(yǔ)音信號(hào)平均斜率(斜率絕對(duì)值的平均值)大小而連續(xù)變化的增量調(diào)制方式。它的工作原理如下：用多個(gè)連續(xù)可變斜率的折線來(lái)逼近語(yǔ)音信號(hào)，當(dāng)折線斜率為正時(shí)，對(duì)應(yīng)的數(shù)字編碼為“1”；當(dāng)折線斜率為負(fù)時(shí)，對(duì)應(yīng)的數(shù)字編碼為“0”。    當(dāng)CVSD

4、工作于編碼方式時(shí)，其系統(tǒng)框圖如圖1所示。語(yǔ)音信號(hào)xin(t)經(jīng)采樣得到數(shù)字信號(hào)x(n)，數(shù)字信號(hào)x(n)與積分器輸出信號(hào)g(n)比較后輸出誤差信號(hào)d(n)，誤差信號(hào)d(n)經(jīng)判決后輸出數(shù)字編碼c(n)，同時(shí)該信號(hào)作為積分器輸出斜率的極性控制信號(hào)和積分器輸出斜率大小邏輯的輸入信號(hào)。在每個(gè)時(shí)鐘周期內(nèi)，若語(yǔ)音信號(hào)大于積分器輸出信號(hào)，則判決輸出為“1”，積分器輸出上升一個(gè)量階；若語(yǔ)音信號(hào)小于積分器輸出信號(hào)，則判決輸出為“0”，積分器輸出下降一個(gè)量階。當(dāng)CVSD工作于譯碼方式時(shí)，其系統(tǒng)框圖如圖2所示。在每個(gè)時(shí)鐘周期內(nèi)，數(shù)字編碼c(n)被送到連碼檢測(cè)器，然后送到平滑電路以控制積分器輸出斜率的大小。若數(shù)字編

5、碼c(n)輸入為“1”，則積分器的輸出上升一個(gè)量階，若數(shù)字輸入為“O”，則積分器的輸出下降一個(gè)量階，這相當(dāng)于編碼過(guò)程的逆過(guò)程。積分器的輸出g(n)通過(guò)低通濾波器平滑濾波后將重現(xiàn)輸入語(yǔ)音信號(hào)xout(t)。可見輸入信號(hào)的波形上升越快，輸出的連“1”碼就越多，同樣下降越快，輸出的連“O”碼越多，CVSD編譯碼能夠很好地反映輸入信號(hào)的斜率大小，有效地避免了斜率過(guò)載失真和顆粒失真。為使積分器的輸出能夠更好地逼近輸入語(yǔ)音信號(hào)，量階隨著輸入信號(hào)斜率大小而變化，當(dāng)信號(hào)斜率絕對(duì)值很大，編碼出現(xiàn)3個(gè)或4個(gè)連“l(fā)”或連“O”碼時(shí)，則量階加一個(gè)增量0；當(dāng)不出現(xiàn)上述碼型時(shí)，量階則相應(yīng)地減少。2 CVSD的軟件算法21 CVSD的編碼算法    圖3是CVSD編碼算法框圖，其量階調(diào)整是基于前3位的連碼。x(n)是語(yǔ)音經(jīng)過(guò)采樣得到的數(shù)字信號(hào)，數(shù)字信號(hào)x(n)與積分器地I1輸出的預(yù)測(cè)信號(hào)xp(n)經(jīng)過(guò)比較后輸出誤差信號(hào)d(n)，誤差信號(hào)d(n)經(jīng)一階量化(d(n)0，c(n)=1；d(n)<0，c(n)=O)得到輸出的數(shù)字編碼c(n)，該信號(hào)同時(shí)作為積分器I2的極性控制信號(hào)和控制積分器I2輸出斜率大小邏輯的輸入信號(hào)。當(dāng)輸出碼出現(xiàn)連續(xù)的“1”碼或者連續(xù)的“0”碼，則說(shuō)明信號(hào)波形的斜率較大，因此量階需要適當(dāng)增加，當(dāng)輸出碼c(n)長(zhǎng)時(shí)間沒有出現(xiàn)連碼，則積分